STM32-FSMC-NANDFLASH

STM32 FSMC 支持两个NAND闪存块，支持硬件ECC并可检测多达8K字节数据

其地址映射如下图所示

图161 FSMC存储块?

NAND和PC卡地址映射

表88 存储器映像和时序寄存器 ?

对于NAND闪存存储器，通用和属性空间又可以在低256K字节部分划分为3个区(见表89)

● 数据区(通用/属性空间的前64K字节区域)

● 命令区(通用/属性空间的第2个64K字节区域)

● 地址区(通用/属性空间的第2个128K字节区域)

表89 NAND存储块选择

应用软件使用这3个区访问NAND闪存存储器：

●发送命令到NAND闪存存储器：软件只需对命令区的任意一个地址写入命令即可。

●指定操作NAND闪存存储器的地址：软件只需对地址区的任意一个地址写入命令即可。因为一个NAND地址可以有4或5个字节(依实际的存储器容量而定)，需要连续地执行对地址区的写才能输出完整的操作地址。

●读写数据：软件只需对数据区的任意一个地址写入或读出数据即可。 因为NAND闪存存储器自动地累加其内部的操作地址，读写数据时没有必要变换数据区的地址，即不必对连续的地址区操作。

表119 支持的存储器及其操作?

● 控制寄存器：FSMC_PCRx

● 中断状态寄存器：FSMC_SRx

● ECC寄存器：FSMC_ECCRx

● 通用存储器空间的时序寄存器：FSMC_PMEMx

● 属性存储器空间的时序寄存器：FSMC_PATTx

● I/O空间的时序寄存器：FSMC_PIOx

每一个时序控制寄存器都包含3个参数，用于定义PC卡/CF或NAND闪存操作中三个阶段的HCLK周期数目，还有一个定义了写操作中FSMC开始驱动数据总线时机的参数。下图给出了在通用存储空间中操作的时序参数定义，属性存储空间和I/O空间(只适用于PC卡)中操作与此相似。

图177 NAND/PC卡控制器通用存储空间的访问时序?

正如前面所述，NAND闪存的命令锁存使能(CLE)和地址锁存使能(ALE)信号由FSMC的地址信号线驱动。这意味着在向NAND闪存发送命令或地址时，CPU需要对存储空间中的特定地址执行写操作。

一个典型的对NAND闪存的读操作有如下步骤：

1． 根据NAND闪存的特性，通过FSMC_PCRx和FSMC_PMEMx寄存器配置和使能相应的存储器块，对于某些NAND闪存可能还要操作FSMC_PATTx寄存器(见19.6.5节——NAND闪存预等待功能)。需要配置的位包括：PWID指示NAND闪存的数据总线宽度，PTYP=1，PWAITEN=1，PBKEN=1，参见FSMC_PMEM2..4寄存器的时序配置。

2． CPU在通用存储空间写入闪存命令字节(例如对于Samsung的NAND闪存，该字节为0x00)，在写信号有效期间(NWE的低脉冲)NAND闪存的CLE输入变为有效(高电平)，这时CPU写的字节被NAND闪存识别为一个命令。一旦NAND闪存锁存了这个命令，随后的页读操作不必再发送相同的命令。

3． CPU在通用存储器空间或属性空间写入四个字节(较小容量的NAND闪存可能只需要三个字节)作为读操作的开始地址(STARTAD)，以64Mbx8的NAND闪存为例，按照STARTAD[7:0]、STARTAD[16:9]、STARTAD[24:17]和STARTAD[25] 的顺序写入。在写信号有效期间(NWE的低脉冲)NAND闪存的ALE输入变为有效(高电平)，这时CPU写的字节被NAND闪存识别为读操作的开始地址。使用属性存储空间，可以使FSMC产生不同的时序，实现某些NAND闪存所需的预等待功能(见19.6.5 NAND闪存预等待功能)。

4． 控制器在开始(对相同的或另一个存储器块)新的操作之前等待NAND闪存准备就绪(R/NB信号变为高)，在等待期间控制器保持NCE信号有效(低电平)。

5． CPU可以在通用存储空间执行字节读操作，逐字节地读出NAND闪存的存储页(数据域和后备域)

6． 在CPU不写入命令或地址的情况下，NAND闪存的下一个页可以以下述任一种方式读出：

─ 按照步骤5进行操作

─ 返回步骤3开始输入一个新的地址

─ 返回步骤2开始输入一个新的命令

某些NAND闪存要求在输入最后一个地址字节后，控制器等待R/NB信号变低，如下图：