基于DSP E1—16XS的硬件开发平台设计

来源：单片机及嵌入式系统有源用; 作者：中国矿业大学 袁鹏
摘; 要：介绍数字信号处理器E1—16XS开发平台的设计；详细说明该处理器和存储器的连接以及I／0的扩展方法，并配合相关的电路图加以说明，使读者能够快速了解该处理器平台的设计方法。最后针对PCB的布线问题提出一些建议。目前该开发板运行正常可靠。
关键词：DSP E1—16XS Hyperstone 开发平台
引 言
嵌入式系统硬件的核心是各种类型的嵌入式处理器，目前全世界嵌入式处理器的品种已经超过1000多种，流行体系结构有30多个系列。嵌入式处理器一般可以分为嵌入式微处理器、嵌入式微控制器、嵌入式DSP处理器和嵌入式片上系统。
与标准微处理器相比，嵌入式微处理器只保留了和嵌入式应用有关的功能，并且为了满足嵌人式应用的特殊要求，在工作温度、抗电磁干扰、可靠性等方面都做了各种增强。
DSP嵌入式系统是DSP系统嵌人到应用电子系统中的一种通用系统。这种系统既具有DSP器件在数据处理方面的优势，又具有应用目标所需要的技术特征。在许多嵌人式应用领域，既需要在数据处理方面具有独特优势的DSP，也需要在智能控制方面技高一筹的微处理器(MCU)；因此，将DSP与MCU融合在一起的双核平台，将成为DsP技术发展的一种新潮流。德国Hyperstone公司是真正把DSP成功嵌入32位微处理器的厂商之一，尤其是它的E1一XS系列更是这方面的佼佼者。
1 E1-16XS微处理器结构概述
Hyperstone RISC／DSP架构框图如图1所示。

Hy—perstone内核是专为RISC和DSP功能的集成而设计的，但它不是两个不同内核在单个芯片上的简单组合，而是一个集成的内核和指令集。这一全集成的内核基于单处理器模式，带有单指令流。RISC和DSP单元间简单且高效的通信由1个96路的32位内部寄存器实现，在每个时钟周期内可以执行3条指令的操作。所以在100 MHz的频率下可以达到3。O MOPS这样优秀的性能。
Hyperstone E1-16xS是一款O．25μm CMOS工艺的微处理器。它结合了高性能的RISC微处理器和DSP处理器，利用简洁高效的指令，使嵌入式DSP处理器的实时性得以充分的发挥。
该处理器主要具有如下的特点：
①32位RISC／DSP处理器，ALU、DSP单元和LoaoI／Store单元并行处理，内部集成硬件乘法器。
②16根数据线，22根地址线，4个外部存储体(Mem—oryr Bank)选择信号。
③4 GB内存地址空间，I／O空间和存储空间分开寻址，存储器和DSP连接无需附加逻辑电路。
④片内集成16 KB RAM和片上指令高速缓存。⑤具有全面的DRAM和DMA控制器，所有的总线时序可编程。
⑥片上PLL、CPU最高频率可达180 MHz。
⑦中断服务程序可在7个时钟周期内启动。除内部中断外，还有7个外部中断可用。
⑧3个可编程I／O引脚除了可配置成输入输出外，还可以配置成外部中断输入使用。
⑨32位定时器和看门狗定时器；用户可利用hyRTK内核访问154个独立的“虚拟”定时器，仅需很少的处理开销。

2 嵌入式系统硬件设计
2.1 系统硬件结构
系统硬件结构如图2所示

电源电路：输入5 V，经过DC-DC变换，分别给微处理器提供2．5 V和3．3 V的电压。
晶振电路：16 MHz有源晶体振荡器经过倍频，分别为Hyperstone内核／系统提供128／64 MHz的时钟频率。
复位电路：可选用简单的RC复位电路，考虑到系统复位的可靠性和掉电监控，建议使用专门的复位IC，例如MAX706。
微处理器：即E1-16XS，是系统的工作和控制中心。
Flash：可存放Boot监控程序、嵌入式操作系统、用户应用程序或其他在系统掉电后需要保存的数据。
SDRAM：系统代码运行和数据变量存储的空间。
JTAG接口：通过该接口可对系统进行在线调试和程序下载。
I／O扩展接口；引出数据总线、地址总线和必需的I／0控制总线，便于用户根据自身的特定需求，扩展外围电路；DSP可以通过该扩展总线对其他板卡进行控制，或者其他板卡可以通过该接口对开发板进行操作。
2．2 系统主要硬件单元电路设计
不同的DSP处理器在与DRAM、Flash连接时通常会有些差异，所以下面着重分析存储器接口电路的工作原理和设计方法。
(1)Flash接口电路
由于Flash存储器具有低功耗，大容量，可整片或分扇区快速烧写、擦除，掉电后信息不丢失等特点，在各种嵌入式系统中得到广泛应用。
本系统中，Flash存储器采用Hynix的HY29LV160。它是16位数据宽度，存储容量为16 Mb(2 MB)，可以在2．7～3．6 V电压范围内进行读、编程(烧写)和擦除操作。
在大多数系统中，选用1片16位的Flash存储器芯片(单片容量