高效能/尺寸小/成本低　HSIC接口设计受青睐

HSIC介面在硬体接线式晶片互连应用上的效能远胜于USB，因此愈来愈受欢迎。该双讯号源同步介面提供媲美USB的480Mbit/s高速资料传输能力;负责传输资料的主机驱动器与传统USB拓扑完全兼容。

高速晶片互连(HSIC)标准本身并不支援USB全速和低速模式，但只要使用HSIC集线器就能提供相关高速及低速支援。

HSIC与USB介面的差异只在于实体层，其主要功能包括源同步串行资料传输，而且不含线性调频(Chirp)讯号协定。此外，该介面是处在永远的连线状态下，因此就不需要热插拔功能。

HSIC具有1.2V讯号位准，适合标准LV CMOS位准的低功率应用。最高线路长度为10公分。藉由HSIC在主机与装置端之间传送资料的协定与USB相同，详见图1。

整体而言，HSIC与USB的主要差别在于，前者透过单一资料线传送所有资讯，而栓锁脉冲讯号会通知何时进行接收讯号取样。另外，HSIC还利用双倍资料传输速率传递讯号，以便在栓锁脉冲讯号的上升缘及下降缘进行资料取样;栓锁脉冲讯号在240MHz的频率作动，可提供480Mbit/s的总资料传输速率。

尺寸小/成本低　HSIC采全数位标准

如上文所述，HSIC效能远胜于USB。由于HSIC为全数位标准，毋须采用类比前端驱动，这就能缩减晶片尺寸且节省成本;此外，简化连接协定仅需要较少的数位逻辑，使晶片尺寸也随之缩少。

HSIC标准不会自然而然降低功耗，但因为少了类比前端驱动，故能采用较低功耗的设计，特别是类比电路不必为缩减制程和特征尺寸而与数位电路成一比一的比率。

当HSIC处于暂停状态时可达到超低功率，这是由于栓锁脉冲线或资料线上不会消耗电流。相比之下，USB标准处于暂停状态时会透过1.5kΩ的上拉电阻器，在D+讯号下消耗最小200μA的电流。

由于HSIC与USB的差异只在于实体层，因此从USB转移至HSIC的过程与转换至一个全新标准并不相同。事实上，现有的USB软体堆叠及协定的基本知识可快速转移到HSIC。

当使用USB标准时，每个资料封包都会采用同步模式，使接收器时脉能与输入资料的相位同步。D+/D-的差分讯号继而根据该同步模式被取样。HSIC利用独立的栓锁脉冲线去通知接收器何时进行输入资料取样，而HSIC资料讯号会在栓索脉冲讯号的上升缘及下降缘被取样。

不论任何原因，若栓锁脉冲讯号及资料讯号发生倾斜时，取样资料就会被破坏。HSIC电气规格界定最大容许倾斜时间为15ps。

为确保倾斜情况不会造成问题，HSIC线路必须愈短愈好，不能长于十公分。资料线路及栓锁脉冲线路的长度须相同，且按50Ω单端阻抗路线发送资料。

为方便说明市场可接受的倾斜度，图2显示出测试封包起初从主机传送到装置端的情况，当中使用两条相同长度的HSIC线路。至于图3则显示出从相同主机传送同样的封包到装置端，当中的栓锁脉冲线路比资料线路长十公分，而其倾斜值只有0.5ns。虽然这是一个极端的例子，但结果反映出，即使只是轻微的线路长度的不匹配也有可能违反HSIC规格。

HSIC的单端特性以及与USB在讯号中断上的差别，使探测HSIC线路时出现困难。只要在传送器或接收器放置一个连接到示波器的差动式探测器，就可轻易监测标准的USB讯号并将其解码。HSIC讯号则比较敏感，因此在探测这些讯号时应将传输线理论一并考虑在内。

理想做法，是在被观察的讯号源须在对方一侧进行探测;至于观察来自主机的讯号，就应在装置端放置探测器。

假如在装置端那方探测来自装置端的讯号时，就会导致讯号变形。这有可能是因讯号反射到自身而产生干扰所致。线路中间部分也可进行探测，惟结果不如在一侧进行探测般明确。最理想的做法是同时在两个终端进行探测。串联协定分析仪或能在两个方向进行准确的讯号取样，但十公分的线路长度限制使这个做法变得不切实际。

HSIC介面旨在使主机或周边装置不论在各种排序下亦能启动。为保证连接准确无误，主机、集线器及周边装置必须确保栓锁脉冲线或资料线不会产生不确定值，一般称为三态。

图4为示波器撷取的HSIC连接序列，该序列没有速度限制，所以比USB连接序列简单得多。HSIC的连接序列可由简单的状态机处理，有助于降低设计对晶片尺寸的要求。

当使用标准USB时，主机可藉由监测DP/DM讯号电压的大小，确定下游埠是否已经被中断连接。若电压超过切断电压临限，主机可得出装置端已中断连接。由于HSIC是为永不断线的硬体接线式应用而设，因此并不支援断线协定。可是，下游装置端仍有可能出现疑似的断线情况，故必须确保主机不会永久与装置端失去连接。

当不使用汇流排时，主机往往处于闲置状态，加上讯号的闲置状态与暂停状态相同，因而有可能出现疑似的连接中断或关断情况。主机无法得知下游装置端是否，又或何时关掉或中断连接。

由于暂停讯号与闲置讯号相同，使下游装置端有可能认为自己处于暂停状态，而上游主机就会以为没有下游装置端，继而无限期等候连接讯号。若上游主机终止埠口运作，而装置端认为本身处于暂停状态，类似的关断情况也会出现。

这种情况不会在从不循环功率或软重置的主机与装置端之间发生，否则必须在连结时或软体堆叠层，以应用特定的方式处理。工程师可以防止该情况发生为首要目标，进行软体堆叠烧录或设计连结。

另一方法，是系统单晶片(SoC)藉着重设HSIC集线器去中断连接，然后处理下游装置端，该装置端就会产生恢复操作序列，并重新建立连接。

只要相关的连接准确无误，而正确的中断连接步骤亦获得跟从，HSIC标准的效能在硬体接线式应用上就会胜过USB。这些步骤在排解HSIC连接疑难时尤为重要。