当前位置:首页 > 嵌入式 > 嵌入式软件
[导读]Microsemi下一代SmartFusion2 SoC FPGA 实现性能突破

Microsemi推出下一代SmartFusion2 SoC FPGA;提供安全性、可靠性和低功耗的突破能力

业界唯一瞄准工业、国防、航空、通讯和医疗应用的快闪FPGA器件

致力于提供帮助功率管理、安全、可靠与高性能半导体技术产品供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)发布新的SmartFusion2系统级芯片(system-on-chip,SoC)现场可编程门阵列(field programmable gate array,FPGA)系列。Microsemi下一代SmartFusion2 SoC FPGA设计用于满足关键性工业、国防、航空、通讯和医疗应用对先进安全性、高可靠性和低功耗的基本需求。SmartFusion2在单一芯片上集成了固有可靠性的快闪FPGA架构、一个166(MHz)ARM Cortex-M3处理器、先进的安全处理加速器、DSP模块、SRAM、eNVM和业界所需的高性能通讯接口。

美高森美公司总裁兼首席执行官James J. Peterson称:“几年前,我们通过增强产品组合、集中研发力量,以及战略性增添用于高价值、高门槛市场的关键产品和技术,实施了推动高价值市场增长的策略。新的SmartFusion2产品系列是美高森美正在开发的业界领先产品之一,这些产品拓展我们的总体系统解决方案产品阵容,并且进一步巩固公司在安全性至关重要、可靠性不容妥协,以及低功耗必不可少的各个应用领域的领导地位。”

美高森美公司副总裁兼总经理Esam Elashmawi表示:“我们新推出SmartFusion2 SoC FPGA设计用于工业、国防、航空、通讯和医疗行业的具有挑战性的安全关键性应用,在这些应用中,可靠且无瑕疵的器件运行是必需的。我们的SmartFusion2器件具备所需的差异化特性,能够确保在非常低的功耗下安全、可靠地运行。这些下一代器件还具有较高的密度和行业标准接口,使得我们能够满足更广大范围的主流应用需求。”

美高森美已经接洽计划在广泛的应用中使用SmartFusion2器件的领先客户,应用包括飞行数据记录器、武器系统、除颤器、手持无线电设备、通讯系统管理应用和工业马达控制。

SmartFusion2:设计和数据安全性

近期针对工业、国防、航空、通讯和医疗系统的攻击事件,突显了对电子系统内的安全性和防篡改防护措施的需求。SmartFusion2包含突破性的安全能力,采用了基于非易失性快闪技术的最先进设计保护功能,易于保护机密和高价值的设计,防止篡改、克隆、过度建造、反向工程和伪造。

SmartFusion2提供了最先进的设计和数据安全能力,它使用SoC FPGA业界唯一具备物理上不可克隆功能(physically unclonable function,PUF)的密匙登记和重建能力,打造具有安全密匙存储能力的根源可靠性(root-of-trust)设备。SmartFusion2也是唯一使用Cryptographic Research Incorporated (CRI)产品组合技术来防御差分功率分析(differential power analysis,DPA)攻击的SoC FPGA器件。用户还可以利用多个内置的加密处理加速器,包括:先进加密标准(advanced encryption standard,AES) AES-256、安全散列算法(secure hash algorithm,SHA) SHA-256、384位椭圆曲线密码(elliptical curve cryptographic,ECC)引擎,以及不确定性随机位发生器(non-deterministic random bit generator,NRBG)。

借助这些特性组合,以及基于快闪的架构,SmartFusion2成为市场上最安全的FPGA器件。

SmartFusion2:高可靠性

美高森美的可编程逻辑解决方案广泛用于国防和航空应用,因为它们具备高可靠性和单事件翻转(single event upset,SEU)免疫能力。SEU可以引起二进位代码状态改变并损坏数据,导致硬件故障。SEU防御需求也开始扩展到工业和医疗应用领域。

SmartFusion2器件设计用于满足众多行业标准的要求,包括IEC 61508、DO254和DO178B,并且具有达到零故障率(failures in time, FIT)的SEU免疫能力。作为一项附加优势,SmartFusion2快闪FPGA架构无需外部配置来提供额外的安全防护水平,因为在电源关闭时,这款SoC FPGA能够保留其配置,并实现“瞬间启动”(instant-on)性能。

SmartFusion2是唯一能够保护其所有的SoC嵌入式SRAM存储器避免SEU错误的SoC FPGA器件。这是通过在Cortex-M3嵌入式暂时存储器(scratch pad memory) 等嵌入式存储器、以太网、控制器局域网(CAN)和USB缓冲器上,使用单错校正、双错检测(single error correction, double error detection,SECDED)保护功能来完成的,并且提供用于DDR内存控制器的选项。

这些产品特性,以及基于快闪的器件架构,使得SmartFusion2成为用于需要防止破坏性SEU事件发生的航空环境等严苛应用的理想解决方案。

SmartFusion2:最低功耗

SmartFusion2 SoC FPGA为设计人员提供了比同等的SRAM FPGA器件低100倍的待机功耗,且不影响性能。设计人员可以通过简单的命令来启用Flash*Freeze待机功耗模式。在此模式中,可以保持所有寄存器和SRAM的状态、设置I/O状态、以低频率时钟运行微处理器子系统(microprocessor sub-system,MSS) 与MSS外设相关的I/O。SmartFusion2 SoC FPGA器件能够在大约100μs内进入和退出Flash*Freeze模式,适用于需要短暂间歇活动的低占空比应用,比如尺寸、重量和功率都至关重要的防御无线电应用。

SmartFusion2:技术信息

美高森美基于快闪技术的SoC FPGA为低功耗重新定义。其50K查找表(look-up table,LUT) 器件能够实现10mW静态功耗,包括处理器且不会牺牲性能。采用Flash*Freeze待机模式,功耗更下降至1mW。与类似的SoC FPGA或FPGA器件相比,待机功率降低了大约100倍。

Microsemi SmartFusion2器件具有从5K LUT到120K LUT的密度范围,加上用于数字信号处理(digital signal processing,DSP)的嵌入式存储器和多个累积模块。高带宽接口包括具有灵活性5G SERDES的PCI Express (PCIe),以及高速双数据速率DDR2/DDR3内存控制器。该器件还包含了采用一个166 MHz ARM Cortex-M3处理器、片上64KB eSRAM和512KB eNVM的微处理器子系统(microprocessor sub-system,MSS),以期最大限度地减小总体系统成本。MSS具有增强性嵌入式跟踪宏单元(embedded trace macrocell,ETM)、8 Kbyte指令高速缓存,以及包括控制器局域网(controller area network,CAN)、千兆位以太网和高速USB 2.0的外设。另外还有可选的安全加速器可用于数据安全应用。

采用SmartFusion2进行设计

系统设计人员可以采用新推出且易于使用的Libero? SoC软件工具套件来设计SmartFusion2器件。Libero SoC集成了来自Synopsys公司的业界领先的综合工具、调试软件和DSP支持,来自Mentor Graphics公司的仿真工具,以及功率分析、时序分析和按键式设计流程。固件开发完全集成在Libero SoC内,采用来自GNU、IAR和Keil公司的编译和调试软件。根据系统创建器(System Builder)选择,可以自动生成所有的器件驱动程序和外设初始化。ARM Cortex-M3处理器包含对EmCraft Systems的嵌入式Linux,以及Micrium的FreeRTOS、SAFERTOS和uc/OS-III等操作系统的支持。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

中国,上海——2026年3月26日——低功耗可编程领域的领导者,莱迪思半导体(NASDAQ: LSCC)今日宣布正式加入英伟达(NVIDIA) Halos AI系统检测实验室生态体系。该实验室是首个获得美国国家标准协会认...

关键字: 物理人工智能 传感器 FPGA

具备弹性选项与先进存储数据流量管理功能的 FlexNoC 互连 IP,助力瑞萨电子打造面向自动驾驶汽车的高能效、低延迟、高性能系统级芯片(SoC),并支持功能安全。

关键字: 片上网络 SoC 自动驾驶

在工业自动化的“神经网络”中,EtherCAT凭借其独特的“飞过处理”机制,已成为实时控制领域的王者。不同于传统以太网的存储转发,EtherCAT数据帧在经过每个从站时,硬件直接从中提取数据并插入响应,这种“边飞边修”的...

关键字: EtherCAT FPGA 总线

在复杂的SoC芯片设计流程中,硬件与软件的“割裂”往往是导致项目延期的元凶。当RTL代码还在仿真阶段时,软件团队只能基于指令集模拟器(ISS)进行开发,不仅速度慢如蜗牛,且无法捕捉真实硬件的时序细节。此时,FPGA原型验...

关键字: SoC 硬件加速 FPGA

在工业4.0浪潮中,边缘计算网关正成为连接物理世界与数字世界的核心枢纽。面对多路传感器产生的海量数据洪流,传统单芯片架构已难以满足实时性与算力的双重需求。NVIDIA Jetson与FPGA的异构组合,通过"前端FPGA...

关键字: 边缘计算 NVIDIA Jetson FPGA

在高速网络通信领域,FPGA凭借其并行处理能力成为实现以太网MAC(媒体访问控制)层的理想平台。然而,面对1G甚至10Gbps的线速流量,传统的“软件式”逐包处理早已力不从心。构建高效的包处理流水线(Packet Pro...

关键字: 以太网 MAC FPGA

在FPGA实现数字信号处理(DSP)算法时,DSP Slice作为专用硬件资源,其利用效率直接影响系统性能与成本。本文聚焦乘加运算(MAC)的优化实现,分享流水线设计与资源复用的实用技巧,帮助开发者在有限资源下实现更高吞...

关键字: FPGA DSP

在异构计算的浪潮中,FPGA凭借其可重构特性与高能效比,成为突破算力瓶颈的“利刃”。然而,当我们试图通过OpenCL将FPGA纳入统一计算平台时,一个巨大的幽灵始终盘旋在系统上方——内存带宽瓶颈。PCIe总线的有限带宽与...

关键字: OpenCL FPGA

将成熟的ASIC设计迁移至FPGA平台,绝非简单的“复制粘贴”。ASIC设计追求极致的能效比和定制化物理布局,而FPGA受限于固定的逻辑单元(LUT、FF、DSP、BRAM)架构,直接移植往往导致资源利用率低下甚至时序收...

关键字: ASIC FPGA

在高性能FPGA设计中,DSP48E2 Slice绝非仅仅是一个简单的乘法单元。若将其仅视为“硬件乘法器”,将极大浪费其潜在的算力。作为Xilinx UltraScale+架构的核心算术引擎,DSP48E2集成了预加器、...

关键字: DSP48E2 FPGA
关闭