半导体业的一次革命：从SIP和SoC走出的SSI
扫描二维码
随时随地手机看文章
当下，SIP封装市场异常火热，常有读者来邮寻问有没有好的SIP厂可推荐。无疑，SIP已被当成提升集成度、解决用户设计难题、提升产品容量，更重要的是突破摩尔定律制约的一个重要手段越来越受重视，而各SIP封装厂商也是门庭若市，生意兴旺。
不过，并不是所有的摩尔定律难题都可通过SIP来解决，比如FPGA/PLD等I/O接口繁多的芯片如果想通过堆叠来增加容量的话，那么芯片间巨大的I/O互联成为SIP封装方案的最大阻碍。“就拿我们最新推出的28nm7系列FPGA来说，如果采用SIP将两个芯片封装在一起，其间的I/O互联成为最大的阻碍：一方面是没有足够的I/O空间，目前SIP最多只能做到1,200个I/O口的互联；二是信号在FPGA芯片间传输时会产生延时，降低性能；三是在多个FPGA之间用标准I/O创建逻辑连接会引起不必要的功耗。”赛灵思质量管理和新产品导入全球资深副总裁汤立人解释，“所以，我们必须寻找一种新的方法来替代SIP这种传统的芯片堆叠方式。”当然，通过大型SoC，也可以将单颗芯片的容量(逻辑单元数)做得很大，但是当采用新一代工艺时，裸片越大良率越低，并且成指数级下降。“一般来说，需要1-2年时间才能将良率提升到较高的水平。然而，如果芯片尺寸小的话，良率就很容易提升。所以，如果能采用几个小尺寸的FPGA集成在一起，就可在大幅提升容量和性能的情况下，成本也能很好的控制。”汤立人说道。
这里问题的关键是解决FPGA之间的I/O互联。它需要芯片厂商、晶圆代工厂商与封装厂商共同的合作来挑战这一难题。终于，在经过两年多的努力后，赛灵思联合TSMC和Amkor，共同解决了这一难题，他们通过一种称之为“堆叠硅片互联技术(SSI，StackSiliconInterconnect)”的3D封装方式，采用无源芯片中介层、微凸块和硅通孔(TSV)技术，实现了多芯片在一个封装内的无引线互连。“通过微型焊球将多片FPGA连接至无源芯片制作的硅中介层中，中介层再采用C4突块技术连接至下一层封装载体。硅中介层可充当FPGA芯片间的I/O引线，提供超过一万个I/O接口的互联，并且由于硅中介层中相当于内部信号传输，所需时延非常小仅约为1纳米，同时不需要I/O驱动部分，所以整体功耗也大大减小。”汤立人补充，“此外，由于硅中介层采用了已规模经济生产的65nm无源工艺，所增加的成本与采用大芯片而带来的低良率方式相比，几乎没有可比性。”
600)this.style.width=600;" border="0" />
据赛灵思的数据显示，相对于使用SIP方式通过标准I/O连接在电路板上集成两个FPGA，堆叠硅片互联技术将单位功耗芯片间连接带宽提升了100倍，时延减至五分之一，而且不会占用任何高速串行或并行I/O资源。通过这种新的封装技术，赛灵思的28nm7系列FPGA已可提供高达200万个逻辑单元的业界最大容量，是最接近的竞争对手产品容量的2.8倍。容量的提升，使得FPGA将进入有线或无线网络的最核心部分，胜任之前不能胜任的重要工作。
SSI的主要技术突破
“其实，这种思想我们早在五年前就开始设计，相信其它公司也有类似想法，但是其中难度很大，主要表现在硅通孔(TSV)技术和微凸块组装技术的结合上，当然还包括我们在FPGA工艺设计上的突破。前者的最大阻碍是通孔材料的均匀注入；后者则是需要设计新的设备。”汤立人说道，“此次我们与TSMC和封装厂商一起，攻克了这个难题。”
虽然TSV技术早在图像传感器和功率放大器等大批量的应用中已得到充分的验证，但是此次赛灵思不但要用TSV，还要借用另一个技术——C4技术，将中介层连接至下一层载体。C4技术最初由IBM开发，主要用于高性能的计算机系统，较大的焊球能吸收芯片基板和下一级载体之间的热应力。“虽然TSV与C4技术都是经过业界认证的成熟技术，但是将这两种技术结合在一起用于FPGA上，不仅需要创造性，而且还需要高超的工艺支持，所以此次TSMC对这个项目非常重视。”汤立人称。
对于SSI封装是否会带来应力引起的不稳定性问题，汤立人解释由于较薄的硅中介层可有效减弱内部堆积的应力，一般说来堆叠硅片互联技术封装架构的内部应力低于同等尺寸的单个倒装BGA封装，这就降低了封装的最大塑性应变，热机械性能也随之得以提升，所以SSI是可靠的，可行的。“它的最大特点是，对于用户来说，SSI芯片就相当于一个大的FPGA芯片，对用户完全透明。”他解释，ISE软件可自动将设计分配到FPGA芯片中，无需任何用户干预。如果需要，客户也可在特定FPGA芯片中进行逻辑布局规划。如果用户没有要求，软件工具可让算法智能地在FPGA芯片内放置相关逻辑，并遵循芯片间和芯片内的连接和时序规则。支持新型SSI封装的ISE设计工具已面向早期使用客户提供，首批产品Virtex-72000T(容量高达200万个逻辑单元)预计将于2011年下半年推出。
值得一提的是，虽然此次推出的SSI上集成的是四颗特性类似、门数相当的FPGA的堆叠，但未来也完全可用于实现将不同特性的FPGA芯片集成在一起，比如SERDES、高密度CAM以及ARM处理器引擎等。更进一步，还可将ASSP与FPGA封装在一起，成为可编程的ASSP器件，“SSI技术的意义在于它打开了一扇门、一扇通往极高容量、极高性能且低成本，最重要的是不受摩尔定律制约的大门。”正如赛灵思亚太区市场及应用总监张宇清特别强调说。
下载文档
