用创新方法跨越1x-nm晶片微缩挑战

Soitec刚刚也宣布，该公司已经能够为28nm到10nm，甚至更小尺寸电晶体的微缩提供一种低风险过渡方案。该公司是在已经出货的完全耗尽型(FD)晶圆中，预先加入了一层埋入式氧化层，能让晶片制造商保留原有的设计，但却能减少数个制程步骤，因而降低成本──这也是Soitec强调能抵销FD晶圆较高成本的主要原因。

Soitec是凭借着核心的Smart Cut 转层技术，来制造均匀的超薄覆盖层，该技术凭借着可在晶圆结构内集成电晶体的特点，能让晶片制造商更快速地量产。这种晶圆在氧化绝缘埋层上有一层高品质的顶层矽──这两层材料都已根据电晶体的几何参数及电绝缘标准进行了最佳化，不仅简化CMOS制程，并可减少一些生产步骤，开辟新用途并提供降低成本的解决方案。

看来，Soitec所提出的解决方案，似乎能为最近动荡的半导体产业，提供一个迈向次20nm及1x-nm过程中，遭遇挑战时的一个思考方向。

半导体产业最近颇不平静。稍早前，高通(Qualcomm)因台积电(TSMC) 28nm产能不足而另寻伙伴，并宣布仅提供一种20nm制程。这随后引发了英特尔高层Mark Bohr发言指称无晶圆厂代工模式即将崩溃。美国版《EE Times》资深记者也撰文呼吁，大型无晶圆厂应该考虑合资设立专用晶圆厂的可能性。

事实上，现在要去谈晶圆专工模式是否难以为继，或是Fabless们是否应该集资成立自有晶??圆厂，都还太早了。从历史经验来看，在转向每一个新制程节点时，都会历经一段时间的阵痛期，然后才会趋于稳定。

但这些声音也凸显出一个事实，即面对1x-nm甚至更加微缩的几何尺寸时，所有参与这场竞赛的业者，必须拥有十足的技术实力才能胜出。[!--empirenews.page--]事实上，整个半导体制造业为了迈向14nm及以下制程节点，都大力投入各种新技术的研究，以FinFET为例，除了英特尔，台积电也长久投入研发，而且也打算自14nm起从基于块状矽(bulk CMOS)的平面制程正式转向FinFET。因此，现在要下定论谁赢谁输，都还为之过早。

Soitec企业行销策略部资深副总裁王硕仁指出，晶片制造转向FinFET是必然趋势，所有主流晶片制造商都会去做，但重点是最终胜出的厂商是否仍会坚持使用原有技术？

王硕仁并未透露除了合作伙伴ST和IBM以外，究竟遇有哪些IDM或晶圆代工厂采用或有意愿采用其FD晶圆方案，但表示该公司正积极与所有的晶片制造业者接触中。而且，“我们的3D FD方案预计也能让FinFET比业界预估时程提早一年实现量产，”他表示。

与2D FD方案相同，3D FD方案也能减少至少约4~5个制程步骤，而且在1x-nm节点还有助于减少patterning数量，他指出。

Soitec已经开始提供针对2D平面和3D FinFET电晶体的FD晶圆产品，目前意法半导体(ST)已开始在新的NovaThor应用处理器采用其平面FD晶圆；而IBM则是为下一代伺服器晶片采用其最新的3D方案。