精益求精！intel 400人团队冲击人类极限，挑战3nm工艺

这几年，Intel新工艺的前进步伐明显慢了下来，三星、台积电则是一路狂飙，而且完全不按套路出牌，节点命名相当随意，16nm优化一下就叫12nm，甚至10/9/8/7/6/5nm一口气都推上去。

Intel这版虽然走的不快，但如此混淆视听也实在看不下去了，毕竟更显得自己不思进取嘛。在今天的精尖制造日上，Intel就对比了自家和台积电、三星的10nm工艺，力图证明自己才是真正的10nm，技术上更先进。

面对未来，Intel其实也准备了很多好牌，10nm产品发布在即，7nm基本准备就绪，5nm、3nm也都在规划之中。

从Intel给出的路线图看，5nm、3nm还处于前沿研究阶段，具体如何实现尚未定型，量产更不知何年何月，但无论如何，这意味着Intel对于硅半导体技术的追求将坚定地走下去。

而为了达成5nm、3nm，Intel也在做很多技术上的前沿研究，包括：

- 纳米线晶体管：被认为是未来技术的一种选择，因为纳米线的结构可提供改进通道静电，从而进一步实现晶体管栅极长度的微缩。

- III-V材料：硅是MOSFET通道中经常使用的材料，但是III-V材料(如砷化镓和磷化铟)改进了载流子迁移率，从而提供更高的性能或者能够在更低的电压和更低的有功功耗下运行晶体管。

- 3D堆叠：硅晶片的3D堆叠有机会实现系统集成，以便把不同的技术混装到一个很小的地方。

- 密集内存：多种不同的高密度内存选择，其中包括易失性和非易失性存储技术，正在探索和开发中。

- 密集互联：对于精尖制程工艺来说，微缩互联和微缩晶体管一样重要。新的材料和图案成形技术正在探索中，以支持高密度互联。

- 极紫外光刻(EUV)：采用13.5纳米波长。由于当今的193纳米波长工具已达到其微缩极限，该技术正在研发中以实现进一步的微缩。

- 自旋电子学：一种超越CMOS的技术，当CMOS无法再进行微缩的时候，这是一种选择，可提供非常密集和低功耗的电路。

- 神经元计算：一种不同的处理器设计和架构，能够以比当前计算机高得多的能效执行某些计算功能。

至于摩尔定律的极限到底在哪里，谁也不知道。

有趣的是，台积电整整一年前就公布了自己的5nm、3nm规划，并称已有三四百人的团队在攻关3nm，但没有透露任何详细情况。