28nm工艺优势和设计挑战
扫描二维码
随时随地手机看文章
FPGA的28nm创新
赛灵思的愿景是在当今的市场发展趋势下，为中国系统工程师提供一个基础创新平台。为此，赛灵思在四大关键技术领域做了巨大的投入，诞生了四大关键技术创新：
● 28nm工艺;
● SSI(堆叠硅片互联)技术;
● EPP平台(可扩展处理平台);
● 混合信号集成技术。
其中，28nm是所有新产品的制程基础。
2011年10月24日，TSMC(台湾积体电路制造股份有限公司)宣布已经开始为客户量产使用28nm工艺的晶圆，相关的客户包括有AMD, Altera, Nvidia, Qualcomm及Xilinx等。TSMC中国区业务发展副总经理罗镇球2011年11月18日称，其月产能已达12万晶圆。
为了迎接28nm工艺时代，Xilinx早已未雨绸缪，此前于2011年3月发布了业界首款可扩展处理平台(EPP)—ZYNQ嵌入式处理器，同月又全球首发了28nm高性能低功耗FPGA产品—Kintex-7，6月发布高性能FPGA产品—Virtex-7。在TSMC宣布量产28nm晶圆的第三天—10月26日，Xilinx宣布堆叠封装产品(SSI)正式量产。
28nm工艺的优势
工艺挑战
今年10月，TSMC(台积电)宣布其先进的28nm工艺逐步实现量产，其中包括28nm高性能工艺(28HP)、28nm低功耗工艺(28LP)、28nm高性能低功耗工艺(28HPL)、以及28nm高性能移动运算工艺(28HPM)。在28nm方面，TSMC将同时提供高介电层/金属栅(HKMG，High-k Metal Gate)及氮氧化硅(SiON)两种材料选择，与40nm工艺相较，栅密度更高、速度更快、功耗更少。之所以选择跳过32nm，是因为工艺都是基于服务客户的需求。相较于32nm，28nm的栅密度显然高出许多。同时考虑到客户在高性能应用中对于速度以及无线移动通讯对于低功耗方面的要求，分别推出以HKMG栅极工艺的28HP以及延续SiON栅极介电材料的28LP，相信会给客户带来更多在性能、功耗及成本方面的效益。
据TSMC负责研发的资深副总裁蒋尚义博士介绍，TSMC的HKMG用于28HP中的是全新的工艺，与40nm相较在相同漏电基础上有50%的速度提升，相同速度基础上漏电亦有大约50%的降低。尽管HKMG的工艺成本会增加，但是TSMC在每一代的工艺都会给客户尽可能高的性价比。TSMC的28nm HKMG比一般32nm有更高的栅密度、更快的速度、更低的功耗，同时HKMG更进一步降低了栅极的漏电。
2010年，TSMC已为客户的28nm FPGA提供了先进的硅穿孔(TSV, Through Silicon Via)以及硅中介层(Silicon Interposer)的芯片验证(prototyping) 服务。凭借TSMC研发的TSV及与IC制造服务业者兼容的晶圆级封装技术，TSMC承诺与客户紧密合作开发符合成本效益的2.5D/3D(2.5维/3维)集成电路系统整合方案。
如果用一个简单的量化标准来衡量28nm和40nm工艺的区别的话，集成度是传统40nm工艺的两倍。通过将更多功能单元集成在单一的系统级芯片上，企业可以大幅降低终端产品成本，并且可以制造出更小、更薄的产品。与传统的40nm工艺相比，在指定速度下，28HPL的功耗最高可以减少一半(图)，部分设计的待机功率更可以低至30%，而速度上最高可以有将近80%的提升。
赛灵思的全新FPGA就是基于TSV技术的28nm新产品，赛灵思亚太区销售及市场副总裁杨飞坦言这得益于28nm工艺技术——28nm高性能低功耗工艺(28HPL)。赛灵思推出了统一的Virtex架构，将整体功耗降低一半且具有高容量(200万逻辑单元)的7系列FPGA产品，不仅能实现出色的生产率，解决 ASIC 和 ASSP 等其他方法开发成本过高、过于复杂且不够灵活的问题，使 FPGA 平台能够满足日益多样化的设计群体的需求。
设计挑战
新工艺带来新竞争优势的同时，将许多设计和制造上的挑战也带给业界，为此，要求设计者与EDA(电子设计自动化)和晶圆厂之间保持良好的合作以应对全新的设计和制造挑战。
谈及SoC(系统级芯片)设计师在新的节点中将会遇到的工具和方法的转变， Synopsys公司战略联盟总监Kevin Kranen认为，新节点面临的挑战各不相同：32nm和28nm的EDA工具需求相同，其所面临的主要挑战包括以下几方面：
⒈由于SiON栅极介质厚度过薄难以控制，在降低栅极漏电和阈值变异性方面的挑战;
⒉在193nm光刻基本限值下的挑战;
⒊用于参数提取的新工艺拓扑结构建模方面的挑战;
⒋管理参数异变性，尤其是在签核期间异变性的挑战。
赛灵思的杨飞承认，考虑到28nm时的掩膜成本比前一代工艺更高，同时赛灵思还要为芯片增加更多的性能和功能所带来的芯片复杂度的提升、软件效率的提升、更多的测试流程、开发更多的解决方案(赛灵思目标设计平台，TDP)，所以赛灵思在28nm节点的研发投入较其他企业会更高。但是，研发的高投入是可以通过更多的市场和应用来抵消掉。由于FPGA的可重新编程性，所以赛灵思不需要像ASIC/ASSP那样针对细致化的市场或应用来开发方案。因此，掩膜和研发成本就可以在许多不同的应用和市场中摊销掉了。最新的SSI技术(堆叠硅片互联)可以有效地帮助赛灵思实现大型FPGA芯片的生产良率，从而降低成本并开发出大型FPGA。因此相信在28nm节点或者更先进的工艺上，FPGA是比ASIC和ASSP更具竞争优势的。
在降低设计总成本方面，赛灵思和Synopsys合作采取并收到明显效果的3项措施如下：
⒈提供合格的标准元件、内存和接口IP;
⒉预测试流程的优化;
⒊快速原型和FPGA。
下载文档
