黑马杀入！Achronix欲以先进工艺细分高端FPGA市场

Achronix总裁兼CEO Robert Blake

“我们的Speedster22i FPGA产品是业内唯一针对应用的高端FPGA，而且仅消耗28nm高端FPGA一半的功率，成本也仅为它的一半。” Achronix半导体公司总裁兼首席执行官Robert Blake在深圳媒体发布会上强调，“我们产品型号的22i意为采用intel 22nm 3D晶体管技术工艺，可以说Speedster22i是业界第一款采用3D晶体管工艺的FPGA！”

工艺与硬核IP是亮点

很早以前，设计工程师一直有个梦想，就是想设计一种逻辑可再编程器件来简化设计，不过由于工艺的原因一直没有实现，上世纪80年代以后，随着集成电路工艺的发展，这个梦想终于实现，当时涉足可编程器件的厂家有几十家，我们熟悉的IBM、NEC、AMD、Quicklogic、东芝、英特尔等等都有涉足可编程逻辑器件，不过，由于可编程逻辑器件的开发和应用与一般器件不同，因此市场接受程度有限，到如今市场仅有赛灵思、Altera等四家公司。30年前，工艺技术造了可编程器件，30年后，Achronix半导体公司还是想通过工艺技术从各FPGA大厂手中夺回一些份额。

“与通用FPGA不同，我们看中的是特定市场，比如无线通信、网络通信高端测试市场等等，针对这些需求，我们提供了大量硬核IP和接口，例如Speedster22i的硬核IP包括完整的I/O协议栈，可用于 10/40/100G、Interlaken、PCI Express gen1/2/3和用于2.133Gbps DDR3的内存控制器。” Robert Blake 强调，“我们的HD系列最多可提供16个28Gbps的高速收发器（SerDes）、64个12.75Gbps的SerDes和960个通用2.133Gbps的I/O，为业界最高的I/O带宽！”

这些硬核IP的好处是大大减轻了设计师在FPGA在时序负担，据介绍，通常要实现这些接口，需要占用可编程阵列中50万个的等效查找表（LUT），这也给传统FPGA设计增加了大量的成本和功耗，在设计实现上，Speedster FPGA可以让设计师花在时序收敛上的时间缩短到2个月左右，另外，而嵌入式硬核IP消除了采购、集成和测试这些功能相应的软核IP成本。

“这种将英特尔22nm工艺与我们在内核结构及面向目标应用的嵌入式硬IP相结合，意味着我们的客户将拥有一种高端的FPGA解决方案，其功耗和成本都为具有竞争性FPGA产品的一半！”Robert Blake指出，“现有FPGA的发展导致了功耗方面的问题，通过intel的22nm FinFET 3D晶体管技术，我们实现了高性能与低功耗的结合。目前高端FPGA市场规模30亿美元，而ASIC/ASSP市场规模是110亿，Speedster FPGA有望在高端FPGA市场获得发展。”

Speedster22i的功耗对比

“与传统‘通用’型FPGA不同，我们FPGA的特点是同等密度下我们的成本低很多，成本相近时我们的密度会高很多，总之我们的性价比很高。” Achronix 半导体中国区销售总监罗炜亮补充道。“我们的嵌入式RAM也比他们的大。”从图上也可以看出，Achronix比拼的对象都是赛灵思和Altera公司最高端的产品系列。

先瞄准了Altera公司？

Speedster22i有两个产品系列，即HD和HP系列，HD为高密度系列，HP为高性能系列，这两个系列共享相同I/O功能和硬核IP。两个系列利用Achronix的CAD Environment (ACE) 开发平台。与早先的异步逻辑产品不同，这两个系列中HD是同步产品，最高时钟频率500MHz。

据介绍，HD系列FPGA是将密度最高的FPGA与最低的功耗结合在一起。在HD系列中有四个成员，其中最大的器件拥有170万个有效的查找表和144Mb嵌入式RAM。此外，还带有最多可达16个28Gbps的高速收发器（SerDes）、64个12.75Gbps的SerDes和960个通用2.133Gbps的I/O，HD系列提供了业界最高的I/O带宽，这是高端交换机和桥接应用的关键。

HP系列FPGA产品是异步逻辑产品，还是利用了Achronix拥有专利的picoPIPE ?自定时钟体系结构，运行时钟主频高达1.5 GHz，比基于同步的FPGA快3到4倍。Speedster22i HP FPGA产品专为前馈数据流和DSP应用获得最大性能而设计。HP系列有两款产品，其中最大的器件拥有25万个查找表和64 Mb的嵌入式RAM 。

FPGA产品的开发与一般的嵌入式产品不同，需要有硬件设计基础并懂得HDL语言的人才可以开发，这成为FPGA发展的一个瓶颈，因此，赛灵思公司近日推出VIVADO 设计套件，试图通过高级综合工具降低FPGA开发门槛，不过，Speedster22i的开发还需要HDL语言支持，Achronix也推出自己的开发工具平台--- ACE设计软件4.2版本，该软件现已可供货。“ACE是唯一构建在业界标准的Eclipse平台开源平台上的FPGA设计工具，使ACE对曾经使用过构建于Eclipse平台的其他任何设计工具的工程师都简单易学。” Robert Blake表示，“ACE设计工具现已进入第四代，使时序收敛更加轻松。在绝大多数情况下使时序收敛犹如按下按钮般容易。”

Achronix中国区销售总监罗炜亮

当然，Achronix也知道要推广一种新的FPGA器件，需要大量的技术人员，罗炜亮表示Achronix已经在深圳成立公司并开始招募FAE，“我们要招募大量的人员，另外，也会和知名的分销商合作，推广我们的产品。”他表示。由于全球两大分销商安富利与艾睿已经分别代理了赛灵思和Altera的产品，预计Achronix将选择台湾或本地分销商合作。“我们会选择有技术实力有特色的分销商合作。” 罗炜亮表示。

有趣的是，Robert Blake和罗炜亮都曾在Altera公司工作过，并分别负责过销售和FAE团队的管理，现在，Achronix还将深圳公司设在了Altera深圳公司的楼下，看来，Achronix要竞争的首选对象是Altera公司？

不管怎样，正如成长的大树需要分叉一样，近年来高歌猛进的FPGA市场确实需要细分，Achronix为高端FPGA市场带来什么变化，我们拭目以待！

据悉，Achronix Speedster22 HD1000 的工程样片将在2012年第三季度开始发货。其余的HD和HP器件将在未来12个月内推出。