TSMC授予Cadence两项“年度合作伙伴”奖项

TSMC授予全球电子设计创新领先企业Cadence 设计系统公司两项“年度合作伙伴”大奖，以表彰其工程师在新兴3D-IC与20纳米芯片开发领域所做出的贡献。这两个大奖包括“CoWoS设计促进与测试载体开发”以及“联合提供20纳米参考流程”--这是对其专业性、技术领先性的认可，以及表彰Cadence致力于与晶圆厂合作伙伴紧密合作，促进高级芯片设计与生产。

“TSMC的合作伙伴大奖证明了合作的力量，”Cadence硅实现部门研发高级副总裁Chi-Ping Hsu说，“通过这么多年的密切合作，我们已经能够为客户提供一种更轻松的途径，应对其在3D-IC和20纳米设计等重要领域面临的最艰巨的挑战。我们很自豪能够获得这些奖项，而真正的赢家是我们的客户。”

“这些奖项是对Cadence在3D-IC与20纳米设计方面所做工程贡献的认可，”TSMC设计架构市场部高级主管Suk Lee说，“Cadence持续提供先进技术，并且与TSMC密切合作，促进半导体与系统设计的大步发展。”

TSMC最近选择了Cadence?解决方案用于其20纳米设计架构。这些解决方案包括Virtuoso?定制/模拟与Encounter ?RTL-to-signoff平台。TSMC还确认采用Cadence 3D-IC技术应用于其CoWoS(chip-on-wafer-on-substrate)参考流程;两家公司开发了一款CoWoS测试载体，包括Cadence Wide I/O存储控制器与PHY IP。