新思另辟蹊径抢占SoC设计市场

2013年，众多业者将针对移动设备系统单芯片(SoC)市场火力持续加强。移动设备为同时追求更多的功能、更低的耗电，系统设备制造商纷纷采用单芯片(SoC)处理器。不过，由于SoC硬件规格日趋复杂、软件数量急速上升，加上产品生命周期缩短，迫使芯片设计业者须投注更多的验证开发时间及成本。再者，实现效能最大化，芯片占用面积和功耗最小化的最优化平衡往往备受挑战。

值得注意的是，在SoC设计中，用于支持各种处理器的存储器往往占用硅片相当面积。新思科技逻辑库产品市场经理Ken Brock表示，HPC设计套件节省10%的芯片占用面积，那么对于一个SoC可以节省0.25美元以上的成本。如果传递到终端、如手机或者平板中，那么一台机器的BOM成本可以降低超过1.5人民币，对于那些出货量超千万台的手机大厂，利润可观。至于功耗的降低，如果一个主SoC可以降低10%以上的功耗，那么手机的通话时长和待机时间也将有显著延长。

新思科技逻辑库产品市场经理Ken Brock表示，该套件可使动态和漏电功耗以及芯片面积减少到最小，在保持处理器的高性能的同时，实现了高达25%的面积缩小和功耗降低。

实际上，当前，从系统到SoC竞争异常激烈，有鉴于此，SoC设计厂商在定义产品时，往往采用包括ARM、Imagination、Synopsys和CEVA等公司的先进CPU、GPU、DSP和I/O等知识产权(IP)，同时采用Synopsys等公司的先进EDA设计流程和工具。但是除了这两者之外，要实现一款先进的SoC还需要在设计与晶圆代工厂之间使用标准单元和大量的内存IP，而Synopsys此次发布的就是用来实现先进SoC的、包括标准单元库和存储器实例的设计套件。它们可优化一个SoC上的所有处理器内核，该设计套件包括超高密度的存储器编译器和超过125种全新的标准单元和存储器实例。

另一方面，SoC芯片厂商之间竞争激烈，大家争相推出性能更高、功耗更低和成本更低的SoC，并力求在性能、功耗和成本最为敏感的芯片面积等三个指标上达到平衡。提升性能可以通过引入更多、更先进的处理器。如当下，厂商热衷火拼的双核、四核和八核，以及每个核的主频。然而，最终取得处理器整体高性能，除了采用先进的核外，从一个纯软件的设计到对应于硅片上的晶体管和门，都需要各种逻辑单元来提供强大的支持，同时每个核周边还需要大量的存储器单元，它们也影响着SoC最终的性能、功耗和成本。这次发布HPC设计套件中的125种标准单元和存储器实例，就是全力协助设计工程师在选定处理器内核品种和数量之后，对SoC整体设计的再一次提升。

不同的单芯片(SoC)处理器会有不同的实现需求，挑战在于实现其片上CPU、GPU和DSP IP内核三者最优化平衡。

事实上，该HPC设计套件的领先功能，已经得到了国际领先厂商的青睐与验证。

全球知名GPU IP方案提供商Imagination Technologies 负责IMGworks SoC设计的执行副总裁Mark Dunn表示，与 Synopsys合作，通过采用Synopsys HPC设计套件中的存储器和标准单元库，在实现我们的IP内核时在面积和能效两方面都得到了显著的提升。

国内知名半导体厂商VeriSilicon负责设计方法和项目管理的公司副总裁李念峰指出，HPC设计套件包含了特殊的逻辑单元和SRAM，它们正是我们在先进的处理器内核上去实现尽可能高的性能，同时将面积和功耗降到最低所需要的。

全球著名DSP厂商CEVA有限公司营销副总裁 Eran Briman强调，除了极高的性能，设计师依靠我们的DSP内核来消耗尽可能少的电能并占用尽可能少的硅面积。我们期待继续与Synopsys合作，以帮助我们共同的客户达到其严格的设计目标。