新思科技对行动装置SoC验证市场火力全开

摘要：  新思科技今年将结合三家厂商各自在模拟(Simulation)、仿真(Emulation)和除错(Debug)领域的专业技术，推出下世代除错平台，进攻高需求量的行动装置SoC验证市场。

关键字：  新思科技，行动装置，SoC

新思科技(Synopsys)今年将针对移动装置系统单芯片(SoC)验证市场火力全开。在去年陆续并购思源科技及法国仿真器厂商EVE后，新思科技今年将结合三家厂商各自在模拟(Simulation)、仿真(Emulation)和除错(Debug)领域的专业技术，推出下世代除错平台，进攻高需求量的行动装置SoC验证市场。

新思科技验证行销资深总监Michael Sanie表示，行动装置为同时追求更多的功能、更低的耗电，纷纷採用SoC型态的处理器，不过，由于SoC硬体规格日趋复杂、软体数量急遽上升，加上产品生命週期缩短，迫使晶片设计业者须投注更多的验证开发时间及成本。

新思科技验证行销资深总监Michael Sanie(图左)表示，行动装置功能不断增加，将使SoC验证挑战愈来愈大。图右为新思科技产品行销总监李新基。

Sanie分析，在愈来愈多的硬体平台功能匯集后，工程师将面临十倍以上的验证复杂度，因此，目前业界聘用验证工程师与电子设计工程师的数量几乎是二比一，且投资于验证产品的比例也相对提升。

为因应愈来愈多的行动装置SoC设计验证挑战，新思科技今年底前将推出下世代的除错平台，该平台将结合思源科技招牌除错器Verdi，及EVE旗下仿真器 —Zebu的功能特色，以缩短SoC验证时间。此外，新除错平台亦针对具低耗电功能要求的积体电路(IC)加入功率意识(Power-aware)除错功能。

新思科技产品行销总监李新基表示，过往新思科技的强项为软体验证层面的模拟器，然而，在新成员的助力下，新思科技可採用硬体层级的仿真器及除错器，并整合叁者至同一平台，加速验证时间。

李新基指出，在开发验证的过程当中，花费验证工程师最多时间的便是除错，约占总验证时间的35%，而在新思科技的下世代的除错平台助力下，客户将可省却至少一半以上的验证时间。

Sanie表示，不仅安谋国际(ARM)架构的处理器在行动装置市场的攻势连连，未来包括英特尔(Intel)及超微(AMD)在内的x86处理器业者，亦将扩大行动装置市占，因此，新思科技未来将锁定高阶应用，以下世代的除错平台协助客户产品快速问世。