台积电10nm以下先进制程计划：5nm/3nm仍在规划中

台积电10纳米以下先进制程投资计划

虽然摩尔定律(Moore’s Law)能否持续推进，产业界众说纷云，但晶圆代工龙头台积电靠着技术上的创新，可望让先进制程依循摩尔定律，持续推进到5纳米及3纳米世代。为此，台积电将以南科园区为据点，投入5，000亿元资金，建立支援5纳米及3纳米的庞大产能。

科技部长杨弘敦近日抢先发布台积电将投入5，000亿元，建立5纳米及3纳米庞大产能的投资规画。台积电对此表示，与科技部有针对后续扩产计划进行沟通，包括讨论到建地及水电供应等问题，但5纳米及3纳米仍在规划中，尚无法说明及评论相关细节。

半导体先进制程竞争激烈，台积电目前面临的不仅是韩国三星电子的庞大抢单压力，台积电大客户之一的处理器大厂英特尔，也持续透露对晶圆代工市场抱持兴趣的看法。因此，台积电要在晶圆代工市场维持龙头大厂地位，除了要拥有庞大的产能因应不同客户需求外，在先进制程的推进上亦要领先竞争同业才行。

台积电第4季开始量产新一代10纳米鳍式场效电晶体(FinFET)制程，首座支援10纳米产能的中科12寸厂Fab 15第5期工程，已正式进入量产阶段，而第6期工程将在明年上半年进入量产，第7期工程则会在明年下半年放量投片。

台积电将10纳米及7纳米视为同一制程世代，有9成以上的设备可以共通互用，所以，Fab 15的第5期至第7期等3座晶圆厂，都可支援10纳米及7纳米制程。台积电现已替联发科、苹果、海思等大客户代工10纳米手机芯片或应用处理器;至于7纳米的量产时间点将落在2017年底、2018年初，包括可程式逻辑闸阵列(FPGA)大厂赛灵思(Xilinx)、绘图芯片大厂辉达(NVIDIA)等，已决定采用台积电7纳米生产新一代芯片。

台积电预期7纳米量产的2年后，也就是2020年就可顺利进入5纳米世代，并已开始进行5纳米制程的研发。除了在材料上可能有所改变，FinFET结构也可能变更，5纳米将是台积电首度将极紫外光(EUV)微影技术导入量产的主要制程节点。因此，台积电将在南科园区Fab 14第8期至第10期，规划建立5纳米制程庞大产能，全部完工后月产能可望上看10万片规模。

在5纳米之后的3纳米，若依摩尔定律进行，将在2022年后进入量产阶段，而台积电将在南科持续扩建Fab 15新厂第11期及第12期工程，业界认为，台积电3纳米应该会以EUV微影技术为主力的先进制程节点，不仅成本可望大幅降低，还能提供更好的功耗。