新型部分耗尽SOI器件体接触结构
扫描二维码
随时随地手机看文章
SOI技术带来器件和电路性能提高的同时也不可避免地带来了不利的影响，其中最大的问题在于部分耗尽SOI器件的浮体效应。当器件顶层Si膜的厚度大于最大耗尽层的宽度时，由于结构中氧化埋层的隔离作用，器件开启后一部分没有被耗尽的si膜将处于电学浮空的状态，这种浮体结构会给器件特性带来显著的影响，称之为浮体效应。浮体效应会产生kink效应、漏击穿电压降低、反常亚阈值斜率等浮体效应。
由于浮体效应对器件性能带来不利的影响，如何抑制浮体效应的研究，一直是SOI器件研究的热点。针对浮体效应的解决措施分为两类，一类是采用体接触方式使积累的空穴得到释放，一类是从工艺的角度出发采取源漏工程或衬底工程减轻浮体效应。所谓体接触，就是使埋氧层上方、Si膜底部处于电学浮空状态的中性区域和外部相接触，导致空穴不可能在该区域积累，因此这种结构可以成功地克服MOSFET中的浮体效应。
人们采取了很多措施来抑制浮体效应，比较常用的如图1所示，有T型栅、H型栅和BTS结构。但T型栅、H型栅技术由于p型Si区体电阻的存在而不能有效抑制浮体效应，而且沟道越宽体电阻越大，浮体效应越显著。BTS结构直接在源区形成p+区，其缺点是源漏不对称，使得源漏无法互换，有效沟道宽度减小。而且，源端的接触引进了较大的寄生电容，使得器件性能变差。
1 新结构的提出
如图2所示，本文提出了一种新的体接触技术，该方法利用局部SIMOX技术，在晶体管的源、漏下方形成离Si表面较近的薄氧化层，采用源漏的浅结扩散，形成侧向体引出结构。未在此基础上，适当加大了Si膜厚度来减小体引出电阻，与以往方法相比，该方法具有较小的体-源、体-漏寄生电容，完全消除了背栅效应、体引出电阻随器件宽度增大而减小，体电阻可以随Si膜厚度的加大而减小，且不以增大寄生电容为代价等优点。因而，该器件能更有效地抑制浮体效应。而且，为形成局部埋氧层，该方法仅仅在工艺上增加了一块掩模版，其他的工艺流程跟标准的SOI CMOS工艺一致，因此该方法具有很好的工艺兼容性。
该结构可以利用低能量、低剂量局部SIMOX技术实现，为了在器件的沟道下方不形成BOX层，在氧离子注入时，利用Si02掩膜进行覆盖，掩膜采用RIE(reactive ion etching)，根据形成的局部埋氧层的深度和厚度确定注入的能量和计量，注入完成后，在Ar+0．5％O2的气氛中进行高温退火数小时形成局部埋氧层。Y．M．Dong和P．He等人的实验结果验证了局部SIMOX技术在工艺上的可实现性，利用透射电子显微镜对样品的微结构进行观察，其源、漏下方的BOX层非常完整，BOX层的端口与多晶Si栅相对齐，间距略微大于栅的长度。整个单晶Si的表面非常平整，源漏区没有因为形成BOX层而抬高，也没有在退火过程中受到氧化而降低。表l为新型结构器件的主要工艺参数，其中：Tox为栅氧厚度；TSi为Si膜厚度；Tbox为埋氧层厚度；Tsdbox为源漏下埋氧层厚度；Nch为沟道掺杂浓度；Nsub为衬底掺杂浓度；Ldrawn为沟道长度；Wdrawn为沟道宽度；Xj为源漏结深。
2 模拟结果与讨论
采用ISE—TCAD模拟器对器件进行模拟并讨论模拟结果。体接触可在一定程度上抑制浮体效应。体接触的效果还与接触位置、器件的尺寸和工艺有关。如果体接触效果不好，漏结碰撞电离产生的空穴仍然会在体区积累，使得体区空穴浓度增大，体区电位升高，阈值电压降低，因而漏电流增大。图3为浮体器件、T型栅体接触结构和本文提出的新型体接触结构的输出特性、切线处空穴浓度和器件的转移特性曲线，三种结构工艺条件相同。由图3可见，本文提出的结构体区空穴浓度最低、阈值电压最高、没有kink效应发生，成功的抑制了浮体效应的产生。
[!--empirenews.page--]
图4是T型栅接触和新型体接触结构的输出特性随器件宽度变化情况对比。从图中可以清楚地发现T型栅在器件宽度较大时，漏电流特性变化更加剧烈，kink效应明显，而新结构没有出现kink效应。这是因为随着器件宽度的增加，H型栅体引出电阻增大，kink效应的触发电压逐渐降低。而新结构采用的侧向体引出结构，该结构的体电阻随器件宽度增加而减小。因而，在器件宽度较大时，该结构抑制浮体效应的效果明显。
由此可见，器件的体引出电阻的大小对浮体效应的影响是至关重要的，为了有效抑制浮体效应，较小的器件体电阻是很必要的。C．F．Edwards等人报道了体接触电阻的一级近似计算公式
式中：Weff为有效沟道宽度；Leff为有效沟道长度；NA为沟道掺杂浓度；up为载流子迁移率；TSi为Si膜厚度；ε0和εSi分别为真空介电常数和相对介电常数。由式(1)可知，体电阻Rb跟Si膜厚TSi成反比，加大Si膜厚度可以降低体电阻。但是，通常SOI器件的源端和漏端都是扩散到埋氧层的，增大Si膜厚度会使器件源端和漏端与体区的接触面积增大，致使体寄生电容增大，从而影响器件性能，寄生电容的增大也会延长体放电的时间，不利于抑制浮体效应，而且，较大的源漏结深可能引起穿通效应。
本文提出的体接触结构可以解决这一矛盾。该结构在源漏下面用低能量、低剂量注氧退火生成的局部氧化层，采用源漏浅结扩散，源漏区面积小，体区寄生电容比较小，而且寄生电容不会随着Si膜厚度的增加而增加。图5是膜厚度对体区空穴引出速度RbCb的影响。从图中可以看到，随着器件厚度的增加H型栅的RbCb延时趋于饱和，而新结构的延时随着Si膜厚度的增加而减小。这和刚才分析的结果相符合。说明随着器件宽度增加，H型栅结构的体电阻Rb减小，但与此同时，体电容Cb增大，在而且Cb增加的幅度和风减小的幅度一致，从而使得RbCb趋于饱和。而对于新体接触结构而言，电阻Rb随Si膜厚度增加而减小的同时，体电容Cb并不改变，因此，RbCb随Si膜加大而逐渐减小。以上的讨论结果说明，该结构可以在不增加寄生电容为代价的情况下，通过适当的增加Si膜厚度的方法来减小体引出电阻，从而更好地抑制浮体效应。需要注意的是，如果这种器件Si膜比较薄，由于采用侧向体引出结构，结深和局部埋氧层所占的空间导致体引出通道较窄，导致体电阻变大，这是不希望看到的，因此实际应用时，新结构器件的Si膜厚度必需足够大，实验数据表明，250 nm Si膜厚度的新结构器件和200 nm Si膜厚度的常规器件的体电阻大小相当，这说明在其他工艺参数相同的情况下，新结构器件的Si膜厚度要大于250 nm的情况下，其优势才会明显。另外，在Si膜较厚的情况下可以考虑用逆向掺杂技术使体区杂质浓度加大，进一步减小体电阻。这就要考虑工艺对浮体效应的影响，超出本文的讨论范围。关于工艺对浮体效应的影响将在以后做进一步研究。
3 结论
本文提出了一种体接触结构，与其他体接触技术相比，该方法的体引出电阻小，寄生电容小，体引出效果不受器件宽度的影响。并且可以在不增加寄生电容为代价的情况下，通过适当的增加Si膜厚度的方法减小体引出电阻，从而更好地抑制浮体效应。另外，由于源和漏的浅结扩散，没有达到SOI的BOX层，不会形成背栅开启的沟道，因此，该结构不存在背栅效应。
下载文档
