PCB

利用3D磁性传感器制作一个具有触觉感知的“手指”

其原理十分简单：四个小型磁铁嵌入一根柔性硅胶手指内，其下方安装有四个3D霍尔传感器。当硅胶手指受到按压或形变时，磁铁会相对于传感器发生位移。这种位置变化可被直接测量，并在计算机上以图形化方式呈现。

如何构建一个独立的紫外线曝光箱

你是否曾遇到过复杂庞大的电路图，或希望利用教程中提供的现成PCB布局?如果答案是肯定的，那么这个UV曝光箱或许能帮你解决这个问题。我一直喜欢为各种项目自行设计电路，但随着项目难度提高，可能需要更复杂的电路结构和更多的连接线。虽然绘制和蚀刻PCB需要投入精力和时间，但最终效果会更加令人满意!

最终盘点：关于RS-485的十大要点

在深入讲解串行接口的基础原理、边界工况与设计取舍后，是时候为本系列画上句号了。RS485仍是应用最广泛的工业通信标准之一，凭借简单性、稳健性和可扩展性，成为工厂、楼宇和基础设施系统中多点网络的基石。

构建一款优质无线遥控器

为了将这款设备从一个DIY科学项目升级为耐用且专业的工具，我设计了一块定制PCB，并委托JLCPCB进行生产。外壳方面，普通的3D打印无法满足需求，因此我使用JLC3DP技术，用高品质MJF尼龙材料打印出一个定制外壳。最终成品不仅运行完美，而且握感如同出厂级产品一般顺滑。

从需求到样机，一款电子产品需要经历哪些研发阶段？

设计一个符合式焊台：一次性完成整块PCB的焊接

如果你曾手动焊接过通孔电路板，就会知道其中的麻烦。插入元件后，翻转电路板，用一只手固定，另一只手进行焊接，再翻回原位，重复操作下一个元件。使用辅助工具和胶带虽然能解决问题，但效率低，而且一旦电路板元件全部安装完毕，便容易发生移动。我厌倦了在焊接过程中不断弯折引线，只为防止元件掉落。

一次通过EMI合规性测试——第5部分：关于精密模拟、屏蔽和热管理的进阶考量

本系列文章共五部分，从电磁场(EM)角度探讨PCB设计，旨在帮助工程师顺利通过电磁干扰(EMI)合规性测试。降低EMI的技术同样可减轻干扰，体现了通用的PCB布局理念。第1和第2部分介绍了物理原理，并通过实例说明信号层换层、共享接地平面及非理想传输线等设计决策如何成为电磁辐射源。第3和第4部分将上述原则转化为实用的布局工作流程：原理图到布局的策略、接地架构、电源系统布线及叠层的选择。最后一篇文章将讨论要求严苛的设计中出现的特殊布局要求。无论信号类型如何，每个设计都必须有效管理热量，不仅是为了保护元器件，还是为了防止热电效应产生的偏置电压影响敏感测量。综合上述考量，即可全面掌握PCB布局的规划思路与实施方法，确保一次通过EMI合规性测试。

一次通过EMI合规性测试——第4部分：电源布线与叠层规划

第3部分已讨论了原理图审查、元件布局及接地架构，本文将转向后续的布线决策。电源系统布线应在布局初期（信号布线开始之前）予以重视，因为电源系统是PCB面积的主要消耗者之一，且直接影响层数和叠层结构的选择。本系列文章第4部分提出了一套系统化流程，用于确定从2层到8层设计的正确层数及最佳叠层配置，确保每个信号均拥有专用的、场约束的传输路径。在布局伊始即遵循此流程，可避免设计中途返工带来的高昂成本。

一次通过EMI合规性测试——第3部分：从原理图到布局与接地架构

本系列前两部分阐述了PCB场约束的基本物理原理，并提出了实用的布局技术，以最大限度降低电磁干扰(EMI)、减少干扰及对外部场的敏感性。本系列第三部分探讨了决定复杂电路板布局成败的两项前期关键决策：如何将原理图设计意图转化为合理的器件布局策略，如何在布线开始前选择合适的接地架构。本文论述了如何整理原理图以满足布局要求、如何利用差分信号保持接地完整性、何种情况下选择接地树而非实心接地平面。从一开始就正确做出上述基础决策，是确保电路板首次通过EMI合规性测试的可靠途径。

一次通过EMI合规性测试——第2部分：PCB辐射示例

对于任何需要高速时钟的产品设计，电磁兼容性(EMC)合规问题可能是一大困扰。本文从电磁(EM)场定向的角度概述了印刷电路板(PCB)设计，旨在帮助读者一次性通过电磁干扰(EMI)测试。用于降低EMI的技术也将减轻干扰，这体现了通用的PCB布局理念。本文分为三个部分。第2部分通过几个PCB互连示例，清晰地说明了如何实施第1部分提出的技术。最后，第3部分将讨论满足所提议解决方案的复杂电路板的PCB布局策略。

设计一个会发光的徽章

为2025年的Bug Bounty Village，我想要三样东西：矩阵“代码倾泻”视觉效果、一块悬浮在电路板上方的亚克力板，使标志呈现立体感，以及将CTF功能直接嵌入硬件中，让徽章佩戴时能产生互动效果。

Dymax推出9310胶粘剂，打造高可靠性PCB加固解决方案

--快速光固化、耐回流焊、可控边缘粘接，为高端电子组装提供高可靠性 PCB 加固解决方案 深圳2026年7月31日 /美通社/ -- 全球光固化材料和设备制造商Dymax戴马斯近期正式发布9310胶粘剂，主打印刷电路板（PCB）细间距无引脚元器件加固场景。 Dymax 931...

达尼森发布新款紧凑型、高精度(ppm级)DP12IP系列电流传感器

实现超稳定的隔离式直流和交流电流测量，最大电流可达18A、高度32mm

使用矢量网络分析仪（VNA）进行 PCB 走线 S 参数提取与去嵌方法

PCB 走线的 S 参数提取是高速信号仿真（SerDes、DDR5、PCIe 5.0）的"地基"——仿真模型再漂亮，如果 VNA 测回来的 S 参数里混着连接器、校准件、过孔的寄生，去嵌不干净，眼图就会"假收敛"。下面这套流程在 4–16 层板、单端/差分 5–20 GHz 量程内通用，以 Keysight N5227B / R&S ZNB20 为参考。

Python自动化PCB检查：批量识别Altium文件中的走线宽度违规项

PCB设计完成后，走线宽度是否符合工艺规则是制板前的硬门槛——电源线要求20mil以上、信号线8mil、差分对5mil，任何一个违规都可能导致短路或断路。人工肉眼检查几十上百条走线既费时又容易漏，而Python配合Altium文件解析库可以一键扫描整个板子，把违规项列成表格。下面以开源库py-altium为例，展示如何批量识别Altium Designer的.PcbDoc文件中的走线宽度违规。

光模块 PCB 设计：25Gbps SerDes 通道损耗优化与过孔仿真验证

25Gbps SerDes（如 SFP28、QSFP28 光模块）的 NRZ 信号 UI 仅 40 ps，PCB 上每 1 dB 插损都会让眼图闭合 10% 以上。光模块的 PCB 通常只有 30×50 mm，却要容纳激光驱动器、TIA、CDR 和多路高速信号，损耗优化和过孔仿真是量产前必须过的关。下面以 QSFP28 光模块（4×25Gbps）为例，讲清楚损耗从哪里来、怎么优化、怎么用仿真验证。

BMS电池管理系统PCB采样回路：Kelvin连接布线与温漂校准实操

BMS的单体电压采样精度直接决定SOC估算和均衡策略的有效性。常见的误差来源有两类：一是采样回路中的导线电阻和接触电阻引入的压降（尤其在百安级电流下，毫欧级电阻就能产生数十毫伏误差）；二是分压电阻和ADC参考源的温漂。Kelvin连接（四线制）能从根本上消除第一类误差，而温漂校准则需要硬件+软件协同。下面以16串BMS（AFE采用BQ79616或LTC6813）为例，讲清楚布线和校准的实操要点。

光纤通信模块 SFP+ 接口 PCB 高速差分对回流路径设计规范

SFP+（10.3125 Gbps，UI ≈ 97 ps）模块的 PCB 往往只有 30×70 mm 上下，金手指 + TX/RX 各一对差分走 Host ↔ Module，模块里塞激光器驱动、TIA、CDR，空间挤但回流路径不能省——10 Gbps 下只要参考层断 2 mm，S21 就能掉 1–2 dB，眼图直接塌。下面这套在 1×9 SFP+ 光模块（RTL8211 类 Host + 模块内 SiGe 驱动）上验证过。

TDR 时域反射法测量 PCB 阻抗不连续点的校准与结果分析

PCB 走线的阻抗不连续（过孔、拐角、连接器、BGA 扇出颈缩）在高速信号中就是反射源——S11 在频域上看可能只是 -15 dB，但在 TDR 时域上能清晰看到“哪里 Z 变了、变了多少、有多长”。TDR 的价值不在“测绝对值准不准”，而在定位不连续点的物理位置和严重程度。下面以 Keysight DCA-X / Tektronix DSA8300 为例，覆盖校准到波形判读的全流程。

智能音箱圆形 PCB 板形下的接地分割与音频信号隔离方案

智能音箱的圆形 PCB（直径 60–120 mm 常见）比矩形板多了一个“环形地陷阱”——整面铺铜虽然好看，但数字噪声（Wi-Fi/BLE、DDR、DCDC）会沿着圆周形成共模环路，耦合进模拟音频前端，表现为“无播放时底噪嘶嘶声”或“Wi-Fi 发包时咔哒声”。下面这套接地分割与音频隔离方案在 MT8516 / Allwinner R818 + ESMT AK4458 这类架构上验证过，圆形板也能把 THD+N 压到 -90 dB 以下。