SoC

AMBA片上总线在SoC芯片设计中的应用

松耦合式可编程复杂SoC的设计实现

中天微为本土人工智能SoC选择UltraSoC嵌入式智能技术

UltraSoC今日宣布：于今年4月被阿里巴巴集团收购、总部位于中国浙江的半导体公司杭州中天微系统有限公司(C-SKY，以下简称“中天微”)，已经购买了UltraSoC的嵌入式分析技术授权，用于其在国内开发的系统级芯片(SoC)产品中。双方计划建立一项长期合作伙伴关系，首批产品将针对复杂的、基于人工智能的应用。

高云半导体发布基于小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片的软硬件设计一体化开发平台

21IC讯 广东高云半导体科技股份有限公司(以下简称“高云半导体”)日前宣布：高云半导体发布基于小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片的软硬件设计一体化开发平台。

如何在SoC设计中使用事务处理(一)

建模、验证与调试需要统一标准的符号和框架，以便使架构师和设计工程师能够协同进行复杂SoC的开发。事务处理级模型(TLM)是进行这种分析的理想模型，在片上系统(SoC)设计中使用事务处理级建模，可让设计从高效率协同仿

Nordic nRF52840多协议SoC在贸泽开售 可全面支持Thread和Bluetooth 5连接

21ic讯 贸泽电子 (Mouser Electronics) 即日起开始备货Nordic Semiconductor的nRF52840多协议片上系统 (SoC)。此超低功耗nRF52840 SoC采用Nordic nRF52系列架构，并与Nordic的现有nRF52系列、nRF51系列和nRF24系列产品兼容，是市场上为数不多的单芯片解决方案之一，可同时支持蓝牙5 (Bluetooth® 5) 和Thread，很快还将支持Zigbee®。

芯片-封装协同设计方法优化SoC设计

如何在SoC设计中使用事务处理(二)

IP核在SoC设计中的接口技术

随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片，已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键

采用 Zynq SoC 测试新型存储器技术芯片

电子产业正在大力投资开发PRAM、MRAM和RRAM等新型存储器技术。新型存储器技术测试芯片的性能快速提高，但这种存储器要做到能与传统存储器全面抗衡乃至取代传统存储器还需要更多的努力。 通常说来，有了

基于复用的SOC测试技术

1 引言 90年代国际上出现的SOC概念，以系统为中心、基于IP模块多层次、高度复用的设计思想受到普遍重视和广泛应用。SOC的高集成度和复杂度使得SOC测试面临挑战，传统的基于整个电路的测试方法不再适用。

SoC中放大器和ADC的校准

在当今的混合信号系统世界里，许多应用都需要测量和处理大量的模拟信号，包括但不限于电压、电流、温度、压力、加速度、pH值、流量和ECG等。相关应用领域包括可控环境下的实

SoC芯片设计+“互联网思维”+AI 结果出乎意料！

NetSpeed的片上系统总线设计理念是将互联网的网络拓扑思想映射到芯片内部的设计中。即采用数据路由和分组交换技术替代传统总线结构，旨在从架构上解决由于地址空间有限导致的传统总线结构可扩展性差，分时通讯引起的通讯效率低下，以及全局时钟同步引起的功耗和面积较大等问题。

基于AMBA总线的智能卡控制器设计

摘要：通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列

需求转向中高端 入门级处理器出货量继续下滑

芯片供应商正将其重点转向中端到高端解决方案，以迎合推出高性价机型机型比战略的要求。这一战略可能导致入门级智能手机SoC出货量继续下滑，甚至被市场所淘汰。

基于DSP内核为通信和多媒体SoC提供出色功控

硅产品知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司推出高能效1 GHz DSP内核CEVA-X1643，新产品可提升有线和无线通信、安防监控、便携多媒体等广泛应用。

基于可编程DSP内核和多媒体SoC提供出色通信功能

硅产品知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司推出高能效1 GHz DSP内核CEVA-X1643，新产品可提升有线和无线通信、安防监控、便携多媒体等广泛应用.

UltraSoC嵌入式分析技术与Imperas虚拟平台联手助力多核开发及调试

UltraSoC和Imperas今日宣布：双方将达成一项广泛的合作，为多核系统级芯片(SoC)开发人员提供结合了嵌入式分析技术和虚拟平台技术的强大组合。根据协议条款，UltraSoC将把Imperas开发环境的关键元素纳入其提供的工具中，从而为设计人员提供一个统一的系统级预处理和后处理芯片开发流程，显著地缩减了产品开发时间和整体开发成本。

SOC的可测试性设计策略

　　1 引言 　　可测试设计(DFT)是适应集成电路的发展要求所出现的一种技术，主要任务是对电路的结构进行调整，提高电路的可测性，即可控制性和可观察性。按测试结构分，目前比较成熟的技术主要有测试点

AMP 为您的下一个 SoC 项目助力

嵌入式系统一般分为两大类：需要硬实时性能的；和不需要硬实时性能的。过去，我们不得不做出艰难 抉择，即选择实时操作系统的性能还是我们钟爱的 Linux 系统的丰富特性，然后努力弥补不足之处。