赛灵思转战20nm SoC新工艺统领全局

赛灵思在FPGA领域拥有深厚的技术积淀，在28nm这个技术节点，拥有很多第一，比如行业唯一针对性能/瓦而优化的 FPGA 7系列芯片、行业首个All Programmable SoC Zynq-7000、行业首款 All Programmable 3D IC。可以说在28nm时代，赛灵思已经在很多方面领先竞争对手至少一年，现在赛灵思正在大步向着20nm前进，期待继续保持领先。

 赛灵思20nm产品路线图

继续保持领先

 
赛灵思全球高级副总裁亚太区执行总裁汤立人

赛灵思全球高级副总裁亚太区执行总裁汤立人告诉21ic记者：“赛灵思下一代20nm FPGA及第二代SoC和3D IC将于将与Vivado设计套件“协同优化”，提供最具吸引力的ASIC和ASSP可编程替代方案。赛灵思将把在28nm时代的优势延续下去，在20nm继续保持领先竞争对手一代的技术优势。”

在28nm时代，FPGA存在多种封装方式比如HPL、HP、HPM等，而在20nm时代，由于成本、技术的限制，目前只有台积电推出了SoC工艺。

汤立人表示：“就目前代工厂传递来的信息来看，由于建设20nm生产线成本极其高昂，大多数厂家将不会使用几种制作工艺，而会统领于SoC工艺。对于赛灵思比较有利的是，SoC工艺来源于赛灵思28nm时代的HPL工艺。赛灵思对其非常熟悉，可以快速的进行产品开发。”

在未来的20nm时代，赛灵思最重要的三大类产品FPGA、SoC芯片、3D IC都将采用SoC工艺制作。
从目前全球最大芯片代工厂台积电传递出来的消息看，台积电20nm工艺只会提供单独一个版本 SoC，通吃从高性能GPU到低功耗移动CPU的各种芯片。台积电曾表示会在明年开始部分投产20nm，，2014年开始20nm SoC大规模量产。

台积电传出的消息进一步印证了汤立人的观点，在有了技术领先的基础，在制程方面的优势将进一步强化赛灵思的竞争优势。

产品性能全面升级

在未来20nm产品开发中，赛灵思也将根据产品开发难易顺序，将以FPGA产品—SoC产品—3DIC产品这样的顺序来陆续推出最新的产品系列。

新的技术节点自然也代表着新的器件性能进一步提高。

8系列FPGA将利用与台积电的28nm HPL工艺性能/瓦特征相似的20nm SoC工艺。将系统级性能提升2倍，内存带宽扩大2倍，总功耗降低50%，逻辑功能集成和关键系统建模加速1.5倍多。

第二代SoC产品赛灵思将借助一个新的异构处理系统，有效地提供更高的系统性能。 这个嵌入式系统将被用超过 2倍的互连带宽耦合到下一代FPGA架构中。在芯片上的模拟混合信号性能将翻一番，同时可编程I/O将随着下一代DDR4和PCI Express®接口而升级。

第二代3D IC赛灵思则将利用一个两级接口扩大其3D IC的架构，让同构和异构裸片的集成均能基于开放的行业标准实现。从而把逻辑容量扩展1.5倍或增加30-40M ASIC等效门的设计。

培训难题亟待解决

伴随着FPGA技术的不断进步，FPGA拥有的逻辑门数一直在按照摩尔定律提升，更多的逻辑门就意味着更高的设计难度。

汤立人表示：“目前赛灵思一个最重要的工作就是和众多的合作伙伴一起推进FPGA培训工作，让更多的工程师熟悉FPGA，让更多的产品使用FPGA。”

和其他竞争对手相比，赛灵思在这方面还有一个优势，它的Vivado设计套件将针对赛灵思新产品提供更好的设计辅助功能，简化工程师设计难度。

汤立人介绍说：“与赛灵思突破性7系列28nm产品系列一同推出的Vivado设计套件，现针对20nm产品系列进行了进一步协同优化。”

设计人员能够 将LUT利用率提升20%，性能提升3个速度等级，功耗降低35%； 通过更快的分层规划、分析布局布线引擎以及快速增量式工程变更通知单（ECO）支持，将设计生产力提升4倍；合C设计流程使用时，验证运行时间缩短至原来的1/100以下，而且利用Vivado的IP集成器和封装器实现IP重用可将集成速度加快4至5倍。

更好的硬件产品加上方便快捷的设计辅助套件，可以预见，赛灵思将在20nm时代建立起新的领先优势。