SoC良率不能只靠降频：先修存储再做分档

芯片有缺陷不等于只能报废，跑得慢也不等于简单降一档。SoC良率提升要先判断存储缺陷能否修复，再给性能分档留下电压、温度与老化余量。

片上SRAM阵列面积大，随机单元缺陷容易主导芯片良率。备用行和备用列可以绕过坏单元，但修复能力受拓扑限制：同一备用行覆盖一组地址，多个缺陷若分散在不同组，所需备用资源可能超过数量；一个缺陷落在行列交叉处时，选择替换行还是列还会影响后续分配。只统计坏位总数，无法判断这颗存储是否可修。

内建自修复逻辑需要根据故障位图求可行分配，并把结果写入熔丝或受保护非易失区。算法若贪心地先修第一个缺陷，可能耗掉后面更稀缺的备用资源；更稳妥的流程先识别必须使用某行或某列的约束，再求剩余组合。熔丝编码还要包含校验与冗余，避免修复信息自身失效。多端口存储、字线短路和地址译码故障也未必能按普通单比特模型处理。

修复验收应在应用映射后重新执行存储测试，而不是熔丝烧写成功就结束。纠错码可以处理运行中的少量软错误，不能替代制造缺陷的硬修复；把持续坏位交给纠错会消耗纠错余量，并可能掩盖增长性故障。测试要覆盖不同背景、地址顺序、电压和温度，确认备用路径没有引入新的时序薄弱点，同时记录剩余冗余资源，为现场可靠性判断提供依据。

修复资源分配还应跨多个测试阶段保持一致。晶圆测试发现的缺陷先占用备用行列，封装后若又出现边界缺陷，剩余资源可能不足；若后一次算法重新求解并覆盖旧映射，必须保证所有已知缺陷仍被包含。可采用增量修复或保存完整故障清单重新优化，但熔丝只能从未烧写变为烧写时，编码必须支持这种单向更新。无法继续修复的器件应明确降级用途，不能让测试程序静默忽略，并记录完整判废依据与缺陷分布。

逻辑与互连的速度离散则通过分档吸收。测试机在给定电压和温度下测得最高通过频率，再把器件写入相应档位；但一次通过只说明测试条件下满足路径，量产使用还会遇到电源压降、温度热点、工艺片内变化和时钟抖动。若档位边界贴着瞬时测试结果设置，部分器件会在客户最坏场景下越过时序余量。

SoC分档需要明确守护带来源。测试温度与实际结温的相关误差、ATE电源精度、封装差异和预计老化都要折算进电压频率曲线；守护带过大会把本可销售的高速器件降档，过小则增加现场失效。可以用环形振荡器、关键路径监视器辅助预测，但它们与真实功能路径并非完全等价，必须用硅数据建立相关模型，不能用单个监视器频率直接替代全芯片签核。

分档统计还要防止样本偏差。只从典型晶圆位置和室温数据拟合，会低估边缘裸片、热点封装和低压条件的尾部；工程批与量产批的工艺分布也可能不同。应按晶圆位置、批次、修复使用量和漏电区间分层分析，并做高温工作寿命后的频率回测。若使用自适应电压提高高档器件性能，控制环失效时仍要回到保证安全的静态档位。

因此，良率工程要先把可修缺陷从随机报废中分离，再把可售速度从瞬时跑分中分离。修复资源和分档守护带都有证据，SoC才能提高出货率而不透支现场寿命。