把 dv/dt 压下去，为什么固态变压器的共模电流一点没少

固态变压器把工频变压器换成开关器件之后，中频变压器原副边之间那几百皮法的电容，就成了中压侧跳变电位通往低压侧的一条近路。工程上的第一反应是把开关速度放慢，可实测与建模都指向另一个结论：这条路上的问题不在幅度，在通道。

数据中心把配电电压一级级往上提，工频变压器承担的那一段逐渐交到固态变压器手里。双有源桥（DAB）是这条链路里最核心的一级，两头各一组全桥，中间一个高频变压器做隔离。频率提到几十千赫兹，磁件体积掉下十几倍，这是整个方案能成立的前提。

代价出现在器件的开关沿上。碳化硅模块的 dv/dt 可以做到几十千伏每微秒，这个数字在效率表上是优点，在电磁兼容上不是。

先看那几百皮法

中频变压器原副边之间不是理想隔离。为了压住漏感、提高窗口利用率，绕组会贴得很近，层间、绕组对屏蔽、屏蔽对地的电容就都出来了。工程上常用的一个量级是原副边主绝缘电容一百皮法上下。

这个电容在工频变压器里几乎可以忽略。绕组对地电位按五十赫兹缓慢变化，几百皮法只流几毫安。但固态变压器的原边挂在一个每隔几微秒就跳变一次的电平上，位移电流的关系很直接：

· i_cm = C_ps · dv/dt

一百皮法乘上五十千伏每微秒，得到五安。这不是漏电流的估算值，是每一次开关沿都会出现的脉冲电流。开关频率二十千赫兹，一秒钟四万次。这些电流要回到源，回流路径不一定是设计者画在图纸上的那一条。

现场的故障报告往往不写"共模"，写的是另一批现象：八百伏侧绝缘监测在几十千欧到几兆欧之间跳读数；下游电池管理系统的电压采样出现周期性毛刺；输出馈线屏蔽层上用电流钳能夹到几安培的高频电流，频率成分从几百千赫铺到几十兆赫；交流侧电缆屏蔽层的接地线上也有类似电流，配电房的零序保护报异常。

这些现象的共同点是，它们都发生在主功率回路之外。

共模等效电路里有什么

要把这件事算清楚，得先把 DAB 的高频模型搭出来。华中科技大学蒋栋团队在一篇开放获取的综述里给了完整的推导路径：先用阻抗分析仪测开关模块的寄生电容 Cp、Cn、Co，再测变压器的原副边电容，然后用替代定理把四个开关管换成等效电压源，得到共模等效模型。其中一条结果是

· C_PN = 2·C_P + 2·C_N

器件侧的寄生电容和变压器侧的电容是并联关系，不是串联。两边加起来，才是共模电流实际流过的通道。

再把桥臂电压做共模与差模分解：

· V_CMP = (V_S2 + V_S4)/2，V_CMS = (V_S6 + V_S8)/2

· V_DMP = (V_S2 − V_S4)/2，V_DMS = (V_S6 − V_S8)/2

分解之后可以看到，共模噪声有两个来源：差模电压转换过来的那一部分，和共模电压直接产生的那一部分。这个区分在工程上有用，因为它解释了为什么单纯调移相角不够。移相改变的是差模分量的形状，共模分量由桥臂电位的平均值决定，两者不是同一个旋钮。

图 1　DAB 的共模等效模型与噪声分解：器件寄生电容与变压器原副边电容构成并联通道（依据原文第 2 节绘制）

一个反直觉的调制结论

特文特大学的一支团队在 IEEE Open Journal of Power Electronics 上做过一组对照实验，比较了单移相（SPS）和三移相（TPS）两种调制下的传导共模发射。

结论和多数人的直觉相反：三移相降低了交流链路的无功电流，效率账更好看，但传导共模发射和开关损耗同时上升；单移相抬高无功功率，共模发射反而下降。

原因不难理解。三移相在桥臂之间引入了更多电平跳变，单位时间内的 dv/dt 事件数变多了。共模电流是一串脉冲的叠加，频谱包络由脉冲的幅度和重复率共同决定。把每个沿做缓一点，幅度下来了，但事件数没变；而把事件数增加，即便每个沿都更温和，总能量也可能更高。

同一组实验还给了两条附带结论：解耦电容能压住高频振荡，但容值要小心选，否则会在低频段引入新的谐振点；变压器和器件的寄生电容是传导发射的主要路径，这一条在所有工况下都成立。

为什么降 dv/dt 不是答案

把栅极电阻加大，或者改用更慢的驱动，确实能让每一次跳变的幅度下降。问题是这条路很快撞到墙。

第一道墙是损耗。开关过程拉长，交叠损耗线性上升。在二十千赫兹、八百伏的工况下，驱动电阻还能调的空间本来就不大，再往上加，效率表上掉得比 EMI 收益快。

第二道墙是频谱。共模电流的频谱在低频段由重复率和幅度主导，把单个沿做缓，只对更高的频段有效。而现场出问题的那几条线，绝缘监测、采样、通信，恰恰都在几百千赫到几兆赫这一段。

第三道墙是器件本身。碳化硅模块的寄生电容在模块内部就固定了，驱动改不了。C_PN 里有一半来自器件，这一半没法用外部手段削减，只能靠改通道。

所以问题的提法要换。不是把噪声源做小，是把噪声的返回路径改掉。

三条已经走通的路

**磁集成做共模滤波。** 传统做法是在母线上串一只共模电感，体积大、还占窗口。华中科技大学团队提出的思路是把共模电感和平移相电感做在同一副磁芯上，让一只磁件承担两个功能。共模电流走的时候它呈现高阻抗，差模功率走的时候它只贡献相移电感。代价是磁设计变复杂，绕组排布、气隙位置、饱和裕量都要重新算，漏感这个原本可以随手调的参数，变成了和共模阻抗互相牵制的一项。

**变开关频率 PWM。** 固定频率的 PWM，噪声能量集中在开关频率及其倍频上，频谱是一根根尖峰。把开关频率按某种规律抖动，尖峰被摊成一片裙边，峰值下来几个分贝。这条路的代价在软开关边界上：DAB 的零电压开通范围跟频率和移相角绑在一起，频率一动，轻载下的 ZVS 裕量就跟着动。要做这件事，得先把全负载范围的 ZVS 边界算清楚，否则 EMI 指标好看了，效率在轻载段崩掉。

**有源 EMI 滤波器（AEF）。** 采样共模电流，反相注入一个补偿电流，把噪声抵消掉。优点是体积小、不受磁件饱和限制。难点在带宽和稳定性：要覆盖几百千赫到几兆赫，运放的增益带宽积、注入变压器的寄生参数、以及补偿环路本身的相位裕量，三件事必须一起设计。做得不好，AEF 会在某个频段自己变成一个振荡源。

图 2　三条共模抑制路径的插入位置与代价：无源磁集成、变频 PWM、有源补偿（依据原文第 3、4 节绘制）

落到板子上还剩什么

模型给的是方向，落地还要处理几件具体的事。

屏蔽层的接地点要选对。中频变压器如果加了静电屏蔽，屏蔽层必须接到一个明确的、低阻抗的参考点上，而且这个参考点要在整个频段内都保持低阻抗。用一根细线引到机壳，直流下没问题，一兆赫以上那根线就是电感。

Y 电容的取值不能只看容抗。它和变压器的漏感、母排的寄生电感构成一条串联谐振回路，容值选大了，谐振点会落进需要衰减的频段，反而放大噪声。正确做法是先扫一遍阻抗，把谐振点推到关注频段之外，再定容值。

母排的叠层比截面积更重要。正负母排紧贴布置，回路面积小，寄生电感低，高频电流的环路就被约束住了。这一条在低压大电流的直流侧尤其关键，因为那里的 di/dt 才是主导项。

最后的验收不能只看额定工况。轻载、重载、功率反向、母线电压偏高，这四种边界条件下的共模波形都要看。寄生参数的组合在这些工况下表现不一样，某一组参数在额定点上恰好抵消，换个工况就可能同相叠加。

一句话

固态变压器的共模问题，本质上是把一个原本由铜和铁被动承受的隔离，换成了一段由开关主动产生的高频电位差。既然电位差是自己造出来的，回流路径也得自己设计。降 dv/dt 只是把噪声源做小一点，改通道才是把它送回去。

内容来源：IEEE Open Journal of Power Electronics（开放获取），Vol. 6, 2025；以及 Chinese Journal of Electrical Engineering（开放获取）2022 年第 8 卷

原文标题：Analysis and Mitigation of Conducted Common-Mode Emissions in Solid-State Transformer；Common-mode Electromagnetic Interference Mitigation for Solid-state Transformers

作者：H. H. Adhena, A. J. Watson, N. Moonen, S. Greedy, F. Leferink（特文特大学）；Dong Jiang, Zhenyu Wang, Wenjie Chen, Jianrui Liu, Xuan Zhao, Wei Sun（华中科技大学、西安交通大学）

DOI：10.1109/OJPEL.2025.3611105；10.23919/CJEE.2022.000023

配图说明：图 1、图 2 依据两篇原文第 2、3、4 节内容自行绘制，为原理示意，非原文原图复制

改动声明：本文是对开放获取文献的技术编译与解读，用于中文技术传播；文中数据与结论均取自原文，标题、行文与配图为原创

来源：21ic电子网