112 GBd 的驱动，为什么电压摆幅这条路走不到 1 皮焦

调制器的驱动功耗写在电容乘电压平方再乘频率里。波特率从 56 GBd 提到 112 GBd，这一项翻一倍，每比特的能耗却纹丝不动。想让数字掉下去，只能动电容和电压，或者换一种把能量按频率分配出去的驱动方式。

一个电容乘出来的功耗

硅光马赫曾德尔调制器本质是一个电容。电极之间的电容按 1.2 皮法算，推挽驱动下的电压摆幅 2.4 伏，信号跑到 112 GBd，奈奎斯特频率是 56 GHz。

驱动器的动态功耗是电容乘电压摆幅的平方再乘频率，1.2 皮法乘 2.4 伏的平方乘 56 GHz，得 0.387 瓦。这个数字对单通道发射机不算小，112 Gb/s 的速率下摊到每比特是 3.45 皮焦。

同一套驱动跑 56 GBd，频率减半，功耗 0.194 瓦，速率也减半，每比特还是 3.45 皮焦。这就是这条路的死结：速率提上去，功耗同比例涨，pJ/bit 不动。

驱动器还有一块静态开销。输出级的偏置、前级的共模反馈、监测用的分压网络，加起来 30 毫瓦上下。112 Gb/s 下这部分摊 0.27 皮焦，占 8%；速率掉到 25 Gb/s，同样 30 毫瓦要摊 1.2 皮焦，占比冲到 26%。低速场景里静态功耗才是主角，高速场景里动态功耗压倒一切，这条分界线大约在 50 Gb/s 附近。

波特率翻倍这一项就翻倍

奈奎斯特频率和波特率是线性关系。112 GBd 的 PAM4 信号，基带带宽到 56 GHz，驱动器的输出级要在这个频率上给出完整摆幅，输出管的跨导、版图寄生、封装引线全都要跟着缩。

提到 224 GBd，奈奎斯特频率 112 GHz，1.2 皮法的电容在 112 GHz 上的阻抗只剩 1.2 欧，驱动器要在这个阻抗上灌进 1 安培的交流电流才能维持 2.4 伏摆幅。这个电流等级的输出级，静态功耗就超过 1 瓦。

器件的特征频率也得跟上。输出管的 ft 要留三倍余量才不至于在带内失去增益，56 GHz 需要 170 GHz 的 ft，28 纳米 CMOS 的 ft 在 300 GHz 量级，够用；112 GHz 的奈奎斯特频率要 340 GHz 的 ft，就得往 16 纳米甚至更先进的节点走，光刻和成本的账立刻压过来。

硅光的调制带宽还有一层限制。行波电极的速度失配、载流子耗尽区的 RC 时间常数、掺杂浓度的折中，都在 40 到 60 GHz 附近画了一条线。器件带宽上不去，驱动器再快也只能在带内做均衡，把高频抬起来。112 GBd 已经是这条线附近的位置。

所以业界的做法停在 112 GBd 附近，用 PAM4 在这一个符号里塞两个比特，速率做到 224 Gb/s，波特率不往上走。速率靠调制阶数拿，不靠带宽拿，这是光电互连这几年最实际的一条路。

电流驱动绕开了电压的平方

功耗式子里的电压是平方项，降摆幅的收益最大。可调制器的 Vπ 摆在那里，摆幅降到 Vπ 以下，消光比就掉。硅光调制器的 Vπ 在 4 伏量级，推挽之后每臂 2 伏，2.4 伏的摆幅已经没有余量。

另一条路是把电压驱动换成开关电流驱动。驱动器不给电压，给电流，用一个受控的电流源给调制器电容充放电，能量按每次跳变投递，不按电平持续供给。论文里的做法是在调制器前面串一个无源均衡网络，由电感和近端终端阻抗组成，把驱动能量按频率重新分配：低频段少给，高频段多给。

这样做的效果是等效电容变小。电容没变，但在需要的频段上，网络呈现的阻抗更低，同样的能量能换来更大的电压变化。112 GBd 下每比特能耗被压到 1 皮焦以下，相对 3.45 皮焦是三点五倍。

跳变一次的能量可以单独算。电容乘摆幅平方是 6.9 皮焦，一半在输出管的沟道电阻上发热，一半存进电容。随机码流平均两个符号才有一次跳变，摊到每比特就是 3.45 皮焦。电流驱动加电感之后，电荷先存进电感再送出去，落在电阻上的那部分被削掉一块，账面功耗就下来了。

图 1　电压驱动与电流驱动加无源均衡的能量分配（依据原文第 3 节绘制）

无源均衡把能量按频率分

无源均衡网络的传递函数是一条抬高频、压低频的曲线。硅光调制器的电容随频率下降而阻抗升高，低频本来就好驱动，把能量挪到高频，正好补上电容在高频段的劣势。

这条曲线的形状由电感量和终端阻抗定。电感和调制器电容构成一个谐振点，谐振点要放在信号频带之外，否则群时延在带内翘起来，眼图会闭合。电感量翻倍，谐振频率降 29%，这是平方根关系决定的，不是线性的。

代价落在低频。预加重把低频增益压低，长连 1 的消光比跟着降，接收端的判决门限要重新标定。这一点在短距 500 米以内不是问题，到了 2 公里就要和色散、灵敏度一起算。

PAM4 把每比特摊薄一半

同样 112 GBd 的波特率，OOK 传 112 Gb/s，PAM4 传 224 Gb/s。驱动器的功耗几乎不变，因为电容、摆幅、频率都没变，变的只是电平数。

每比特能耗从 3.45 皮焦掉到 1.73 皮焦，一半来自调制阶数，一半来自码型。PAM4 的四个电平让每次跳变的幅度分布变小，平均跳变能量比 OOK 低一些，这部分收益要打折看。

代价在眼高上。四个电平把同样的摆幅切成三份，相邻电平的间距只有 OOK 的三分之一，接收端要在三分之一的眼睛里判决，信噪比要求往上抬。抬上去的部分靠 FEC 补，FEC 的编解码又要功耗，一正一负相抵，净收益没有数字上那么漂亮。

图 2　每比特能耗随调制方式与波特率的变化（依据原文第 4、5 节绘制）

论文给出的结果是 112 GBd 下 OOK 112 Gb/s、PAM4 224 Gb/s，两者都在 1 皮焦每比特以下，而且数据源端不需要做信号整形。这个细节重要：整形电路本身要功耗，把整形挪到无源网络里，等于把数字功耗换成了电磁功耗。

通道数减半的系统账

224 Gb/s 的单通道，800G 模块只要 4 个通道，112 Gb/s 要 8 个。通道数减半，激光器、探测器、跨阻放大器、光纤芯数全部减半，MPO 连接器从 16 芯降到 8 芯。

省下来的不只是器件。8 通道的模块内部要走 8 条射频链路，每条都要独立的偏置和监测，封装里的走线密度和串扰是设计难点。4 通道把这些难点减半，代价是每通道的奈奎斯特频率翻倍，PCB 上的走线损耗从 26.5 GHz 的 0.3 dB 每厘米涨到 53 GHz 的 0.5 dB 每厘米，同样 8 厘米的链路多付 1.6 dB。

这 1.6 dB 要在链路预算里找回来。短距多模场景可以从光纤余量里拿，长距单模就得靠更强的 FEC 或者更高功率的激光器。通道数减半省下的电，有一部分被链路预算吃回去。

模块级的账还要算上 DSP。4 个 224 Gb/s 通道的 DSP 要处理 4 路 112 GBd 的采样，8 个 112 Gb/s 通道处理 8 路 56 GBd 的采样，总采样率一样，DSP 的算力需求接近。DSP 的功耗按 3 到 4 皮焦每比特算，是驱动器的两倍以上，模块总功耗的大头在这里，不在调制器上。驱动器的能效从 3.45 皮焦压到 1 皮焦，模块总账上的改善被 DSP 的固定开销稀释，这也是每比特能耗这几年降得比预期慢的原因。

一句话：每比特能耗由电容、摆幅、频率三件事定，提速率不改这个乘积，改驱动方式和调制阶数才改。

内容来源：Nature Electronics（Springer Nature，开放获取）

原文标题：An integrated CMOS–silicon photonics transmitter with a 112 gigabaud transmission and picojoule per bit energy efficiency

作者：Ke Li, David J. Thomson, Shenghao Liu, Weiwei Zhang, Wei Cao, Callum G. Littlejohns 等

DOI：https://doi.org/10.1038/s41928-023-01048-1 （Nature Electronics 2023, 6(11), 910–921）

配图说明：两张配图均由作者自行绘制，为原理示意，非原文原图复制。

改动声明：本文为对开放获取文献的技术编译与解读，标题、行文与配图为原创。

来源：21ic电子网