把调制器折起来，让 CMOS 直接驱动光

编译自 Optics Express 2025, 33(4), 6747–6757　·　开放获取（Optica Open Access）

数据中心的光互连从 800G 往 1.6T、3.2T 走，压力最后都落到同一个器件上：把电信号变成光信号的那颗调制器。它的驱动电压决定了要用多复杂的驱动电路，它的带宽决定了单条通道能跑多快，它的长度决定了芯片上还能放下多少路。三件事常常互相拉扯。一篇发表在 Optics Express 上的论文，用薄膜铌酸锂和折叠结构，把这三件事同时往前推了一截，而且是在一条开放的代工产线上做出来的。

硅调制器卡在带宽和效率的取舍上

现在主流的硅光调制器靠的是载流子色散效应：往波导里注入或者抽走载流子，改变材料的折射率，从而改变光的相位。这套机制的问题是它和带宽绑在一起。

要让调制带宽上去，就得提高掺杂浓度、缩小耗尽区，让载流子响应更快。但掺杂一重，光在波导里的吸收损耗就上来，调制效率反而下降。硅的载流子迁移率本身也不高，这条线上的典型带宽被压在 40 吉赫兹附近，再往上做，吸收损耗和调制效率的代价就很难接受。

根子在于硅这种材料没有泡克尔斯效应。硅的晶格是对称的，外加电场不会直接改变折射率，只能绕道去操纵载流子。绕的这一道，就是效率和带宽取舍的来源。

薄膜铌酸锂换了一条物理机制

铌酸锂不一样，它有很强的泡克尔斯效应，外加电场可以直接改变折射率。更关键的是它靠电场作用，不靠载流子，所以没有载流子吸收这回事，损耗和带宽不再是对立的两端。

把铌酸锂做成薄膜，几百纳米厚贴到衬底上，光就能在很小的截面里被约束住。这时调制器的带宽只受两个因素限制：电极和衬底的微波损耗，以及光和微波在器件里速度是否匹配。速度匹配做好了，带宽可以越过 100 吉赫兹。论文提到，基于薄膜铌酸锂调制器和硅光接收机的 800G 相干光模块已经商用，说明材料本身不是障碍。

制备这层薄膜本身就是一道门槛。要在衬底上得到几百纳米厚、表面足够平整、晶体取向正确的铌酸锂，靠的是键合加剥离这套工艺；做成薄膜之后还要刻出波导，而刻蚀侧壁的粗糙度直接决定光在里面的传输损耗。这些环节的成熟度，决定了这种材料能不能从实验室的单件样品，走向可以稳定供货的批量产品。

图1　薄膜铌酸锂调制器与硅调制器在调制机制上的差别：前者依靠泡克尔斯效应直接改变折射率，后者依赖载流子色散（依据原文第 1 节绘制）

低电压和短尺寸互相拉扯

薄膜铌酸锂的麻烦在别处。

调制器要产生足够的相位变化，靠的是电压乘长度。想用很低的电压驱动，就得把器件做长。这一点在系统层面很要命：目标是让半波电压做到 1 伏出头，这样 CMOS 驱动电路可以直接接上去，不用另配一套高压驱动器。可要做到这个电压，器件长度往往让人头疼，占掉的芯片面积直接限制了一颗芯片上能集成多少路通道。

折叠是一条出路。把一条很长的调制臂来回折几折，长度还在，占地面积下来，等于用平面上的蜿蜒换取面积的节省。但折叠本身对设计和工艺是加倍的考验。

难点可以拆开看。弯曲半径不能取太小，小了就有额外的弯曲损耗，光在拐弯的地方漏出去；相邻两段波导之间要保持足够间距，靠太近会发生耦合，串扰会破坏调制信号；电极沿着折叠路径走，长度和电阻都变了，射频信号在里面的相速度要重新匹配，否则之前算好的带宽得从头再来。设计上没有一个参数可以孤立地定下来，牵一处动全身。正因为难，折叠结构一直停在实验室里，没有走到标准流程上。

折起来，五毫米见方塞进 0.9 伏

这篇论文把这件事做通了。

器件在 1550 纳米波长、TE 偏振下工作，采用折叠的电光调制结构。做出来的结果是一个 5 毫米乘 5 毫米的芯片，半波电压低到 0.9 伏，或者反过来，把带宽做到超过 40 吉赫兹。也就是说，这两个指标不是同时被绑死在一个点上，设计者可以根据需要在这条曲线上选位置。0.9 伏这个数字的意义在于，它落在了 CMOS 电路可以直驱的电压范围内。

更值得留意的是做出来的方式：整颗芯片是在 CSEM 的开放代工厂里，用标准化的工艺设计套件组件完成的。这句话的分量在于，它不是某个实验室里靠特殊工艺精雕出来的样品，而是一条别人也能走的路。开放代工加标准套件，意味着设计者不用从头啃工艺，器件性能也有了可复现的基准。

图2　折叠结构在保持调制臂总长度的前提下压缩芯片占地，半波电压与带宽在同一版工艺上可以按需取舍（依据原文第 2、3 节绘制）

驱动电压也是光电子的主线

光模块的竞争，明面上比的是速率和通道数，暗地里压的是每比特能耗。而每比特能耗里有一块常被忽略：驱动电路本身的开销。调制器的驱动电压高，驱动器就要用更高电压的工艺，摆幅大，动态功耗跟着涨。把半波电压压到 1 伏附近，等于让调制器可以直接挂在 CMOS 的输出上，中间那级高压驱动可以省掉。

这和电子器件这些年的走向是一致的：逻辑电压一路往下走，谁能让外设也用同样的电平工作，谁就能在系统层面省下一整级。论文把折叠结构、低电压和开放代工三件事凑到一起，指向的正是这个方向。至于这条路接下来要解决的问题，也很清楚：折叠带来的损耗和串扰还需要进一步压，代工套件里器件的批次一致性要有数据支撑，而这两件事都只有等更多设计者用上这条产线之后，才会慢慢浮出来。

内容来源：Optics Express 2025, 33(4), 6747–6757（https://doi.org/10.1364/OE.548003）

原文标题：Folded electro-optical modulators operating at CMOS voltage level in a thin-film lithium niobate foundry process

作者：Alberto Della Torre, Florian Dubois, Homa Zarebidaki, Andrea Volpini, Jacopo Leo, Arno Mettraux, Ayman Manzoor, Ivan Prieto, Davide Grassani, Olivier Dubochet, Michel Despont, Hamed Sattari

原文链接：https://doi.org/10.1364/OE.548003

许可协议：Optica Open Access Publishing Agreement（https://doi.org/10.1364/OA_License_v1）

配图说明：图1、图2 为本文依据原文献内容自行绘制。

改动声明：本文在其基础上进行了中文编译与删节，未改变技术结论与原始数据。

来源：21ic电子网

作者：Ayase