四个电平，为什么一下子吃掉 9.54 dB 链路预算

 从 50G 的 NRZ 走到 100G 的 PAM4，波特率翻一倍，速率翻两倍。账面上看是白赚了一倍带宽，实际付出的代价是每电平信噪比掉 9.54 dB。这个数字跟激光器好坏无关，只跟电平数有关。

电平一多，眼高就摊薄

NRZ 只有高低两个电平，判决门限一条，眼高就是整个峰峰值。PAM4 把同样的峰峰值分成四份，三个判决门限，每只眼睛的高度只有峰峰值的三分之一。同样的噪声功率下，眼睛矮了三倍，误码率自然上去。

这层关系写成式子很简单。峰值摆幅相同、噪声有效值相同，每电平的信噪比代价是 20log10(M−1)，M 是电平数。M 取 2 时对数为零，就是 NRZ 的基准；M 取 4，20log10(3) 等于 9.54 dB；M 取 8，20log10(7) 等于 16.90 dB。

图 1　电平数增加时每电平信噪比的代价，PAM4 相对 NRZ 为 9.54 dB（依据原文第 2 节绘制）

9.54 dB 是什么概念。接收机灵敏度每改善 1 dB，链路预算就多 1 dB；光模块的发射光功率通常以 0.5 dB 为一档调节。9.54 dB 相当于把发射功率提高到 9 倍，或者把接收机噪声降到九分之一。这两个方向在 100G 时代都走不通，激光器的线性度和接收机的带宽都不允许。

9.54 dB 是算出来的

把推导走一遍，免得把它当成经验值。四个电平等间隔排布，电平间隔记作 h，峰峰值是 3h。判决门限在 h/2、3h/2、5h/2，最外侧眼睛的高度就是 h。NRZ 的峰峰值是 2h 对应同样的摆幅，眼高等于 2h。这里的“同样摆幅”是前提，换成同样的平均光功率，PAM4 的峰峰值还要更大，惩罚会略有不同，工程上仍按 9.54 dB 记账。

同样的噪声 σ 下，PAM4 的 Q 值是 h/(2σ)，NRZ 是 2h/(2σ)，比值 1 比 3。换算成 dB，20log10(3) = 9.54。这个推导假设噪声与信号无关，实际链路上噪声有一部分来自信号自身的拍频和激光器的相对强度噪声，代价会比 9.54 dB 略大。

OMA 的定义也跟着变。PAM4 的外层光调制幅度 OMA_outer 是最上和最下两个电平之差，等于 3h；每只眼睛的 OMA 只有 h，是外层 OMA 的三分之一。测试规范里说的 TDECQ，用的就是外层 OMA，这一点在读写规范时容易混。

继续往上加电平并不划算。8 电平能把每符号的比特数提到 3，速率再涨 50%，代价是 16.90 dB，比 PAM4 又多 7.36 dB。这 7.36 dB 要靠发射机做出八个等间隔电平，DAC 的有效位数至少 6 bit，激光器的线性度要覆盖整个摆幅。当前的 EML 和硅光调制器做不到这个线性度，所以 200G/lane 的讨论仍然停在 PAM4，靠提高波特率而不是提高阶数。

波特率翻倍再付 3 dB

100G/lane 的 PAM4 波特率是 53.125 GBd，50G/lane 的 NRZ 是 26.5625 GBd。波特率翻倍，接收机前端的噪声带宽跟着翻倍，噪声功率按带宽线性增长，信噪比再掉 3 dB。

两项加起来是 12.5 dB。这解释了为什么 100G/lane 的光模块必须把 DSP 做进模块里。均衡器在频域上把通道的高频衰减补回来，同时抑制码间干扰，代价是功耗和延迟：一颗 100G/lane 的 DSP 功耗在 3 W 到 5 W，处理延迟在 100 ns 量级。

均衡本身也在放大噪声。判决反馈均衡在前馈部分给高频加增益，通道衰减 6 dB 的频点，均衡器就要补 6 dB，那里的噪声同样被放大 6 dB。补得越多，信噪比改善越少，这就是为什么 CTLE 的峰值增益通常停在 8 dB 到 10 dB，再往上加，误码率反而不降。PAM4 的三个眼图对噪声放大的容忍度比 NRZ 低，均衡的甜点区更窄。

铜缆在同一个拐点上掉队。100G/lane 的直连铜缆在 200 Gbps 每通道的速率下只能跑 1 到 2 米，再长就要靠重定时器或者换光。这不是铜的导电率问题，是 53 GBd 的信号在 PCB 上的介质损耗按频率的平方根上升，25 GHz 以上每英寸的衰减到了几个 dB。

TDECQ 把模拟缺陷折成 dB

TDECQ 是发射机和色散眼图闭合代价的四方调制版本。做法是拿一个理想的参考接收机，加上规定的均衡器，去测被测发射机的眼图，把测到的外层 OMA 和理想发射机的 OMA 相比，取对数。TDECQ = 10log10(OMA_ideal/OMA_meas)。

这个定义的好处是把各种模拟缺陷统一折算成一个 dB 数。带宽不足、啁啾、非线性、眼图倾斜、噪声，全都体现在 OMA 的收缩上，测试台不需要逐项分解。坏处是它不告诉你问题出在哪，只告诉你差多少。

四电平对调制器的线性度要求比 NRZ 高一个档。马赫曾德尔调制器的正弦传递函数在两端压缩，四个电平如果等间隔地摆在电域，光域上就不等间隔，外侧眼图被压扁。做法是预失真，在电域先把外侧电平拉开，让光域落回等间隔。预失真的量取决于 Vpi 和偏置点，偏置漂移几度，四个电平的间隔就重新分布，TDECQ 直接恶化。

3.4 dB 是 100G/lane 常见的门限。换算成线性值，10^(−3.4/10) = 0.457，实测 OMA 只有理想值的 46%。也就是说，发射机允许把眼图闭掉一半多，剩下的靠接收机均衡和 FEC 去补。

图 2　100G/lane 链路预算的组成，FEC 补回 5.5 dB 后仍差 10.44 dB（依据原文第 3 节绘制）

VCSEL 多模链路对这个数字最敏感。850 nm 的 VCSEL 在 107.2 Gbps 下，非线性失真会把 TDECQ 推到门限边缘。那篇发表在 Journal of Lightwave Technology 上的论文用卷积神经网络做数字预失真，按 TDECQ 的测试流程直接优化，比按误码率优化的方案多拿到 0.8 dB。0.8 dB 在 3.4 dB 的门限里不算小，够把一批器件的良率从边缘拉回来。

FEC 补得回一半

100G/lane 用 KP4 的 RS(544,514) 前向纠错，开销 5.8%，纠错前的误码率门限是 2.4×10⁻⁴。这个门限比无纠错系统宽松三四个数量级，等效的编码增益在 5.5 dB 上下。

把账摆在一起：PAM4 电平代价降 9.54 dB，波特率翻倍再降 3 dB，TDECQ 门限降 3.4 dB，FEC 增益加 5.5 dB，净缺口 10.44 dB。这 10.44 dB 要靠 DSP 均衡、更好的光器件和更高的接收灵敏度去填，每一项都不便宜。

再往 200G/lane 走一遍同样的账。波特率从 53.125 GBd 提到 112 GBd 附近，噪声带宽再翻一倍，又是 3 dB；TDECQ 门限放松到 4.5 dB 左右，抵消一点；FEC 从 KP4 换成更强的编码，开销涨到 12% 以上，增益多 1.5 dB。净缺口比 100G/lane 还大，这也是 200G/lane 的光模块要靠薄膜铌酸锂和更复杂的 DSP 才站得住的原因。

反直觉的地方在 FEC 的位置。直觉上纠错应该放在链路末端，实际它被写进了模块规范，成了光层的一部分。模块厂要保证在 2.4×10⁻⁴ 的纠错前误码率下工作，系统厂要保证 FEC 之后的误码率低于 10⁻¹⁵，两段责任被一条 5.8% 的开销切开。这条线一划，光模块的测试项从眼图模板变成了 TDECQ 加纠错前误码率，测试设备也跟着换了一代。

还有一笔账在延迟上。RS(544,514) 的编译码延迟在 100 ns 到 200 ns 量级，对存储网络不算什么，对 GPU 之间的集合通信就不一样。一个 all-reduce 要经过几十跳，每跳多 150 ns，累加起来是几十微秒，正好落在集合通信的敏感区间。这也是为什么 1.6T 时代有人在讨论把 FEC 的分层改掉。

一句话：PAM4 把速率翻倍的同时，从链路预算里预支了 9.54 dB，这笔钱只能靠 DSP 和 FEC 分期偿还。分摊到每一代产品上，能还得起的部分越来越少，剩下的只能压给光学封装的耦合效率和激光器的线性度。

内容来源：Journal of Lightwave Technology（Optica 开放获取）

原文标题：TDECQ-Based Optimization of Nonlinear Digital Pre-Distorters for VCSEL-MMF Optical Links Using End-to-End Learning

作者：Leonardo Minelli, Fabrizio Forghieri, Tong Shao, Ali Shahpari, Roberto Gaudino

DOI：10.1109/JLT.2023.3318295（Vol. 42, No. 2, pp. 621-635, 2024）

配图说明：图 1、图 2 均为自行绘制，为原理示意，非原文原图复制。

改动声明：本文为对开放获取文献的技术编译与解读，标题、行文与配图为原创。

来源：21ic电子网