数字集成电路的注意事项

从功能上来看，数字集成电路内部可以分为数据通路(Data-path，也称为数据路径)和控制逻辑两大部分。这两大部分都是由大量的时序逻辑电路集成的，而且绝大部分都是同步的时序电路，因为时序电路被多个触发器或寄存器分成若干节点，而这些触发器在时钟的控制下会按同样的节拍来工作，可以简化设计。在长期的设计过程中，已经积累了很多标准的通用单元，比如选择器(也叫多路器，可以从多个输入数据中选一个输出)、比较器(用于比较两个数的大小)、加法器、乘法器、移位寄存器等等，这些单元电路形状规则，便于集成(这也是数字电路在集成电路中得到更好的发展的原因)。这些单元按设计要求连接在一起，形成数据通路，待处理的数据从输入端经过这条通路到输出端，便得到处理后的结果。同时，还需要由专门设计的控制逻辑，控制数据通路的各组成部件，按各自的功能要求和特定的时序关系和来配合工作。

数字集成电路产品的种类很多，若按电路结构来分，可分成TTL和MOS 两大系列。TTL 数字集成电路是利用电子和空穴两种载流子导电的，所以又叫做双极性电路。MOS 数字集成电路是只用一种载流子导电的电路，其中用电子导电的称为NMOS 电路;用空穴导电的称为PMOS 电路:如果是用NMOS 及PMOS 复合起来组成的电路，则称为CMOS 电路。CMOS 数字集成电路与TTL 数字集成电路相比，有许多优点，如工作电源电压范围宽，静态功耗低，抗干扰能力强，输入阻抗高，成本低，等等。因而， CMOS 数字集成电路得到了广泛的应用。数字集成电路品种繁多，包括各种门电路、触发器、计数器、编译码器、存储器等数百种器件。

①不允许在超过极限参数的条件下工作。电路在超过极限参数的条件下工 作，就可能工作不正常，且容 易引起损坏。TTL集成电路的电源电压允许变化范围比较窄，一般在4.5～5.5V之间，因此必须使用+5V稳 压电源;CM0S集成电路的工作电源电压范围比较宽，有较大的选择余地。选择电源电压时，除首先考虑到 要避免超过极限电源电压外，还要注意到，电源电压的高低会影响电路的工作频率等性能。电源电压低， 电路工作频率会下降或增加传输延迟时间。例如CM0S触发器，当电源电压由+15V下降到十3V时，其最高 工作频率将从10MHz下降到几十千赫。②电源电压的极性千万不能接反，电源正负极颠倒、接错，会因为过大电流而造成器件损坏。

③CM0S电路要求输人信号的幅度不能超过VDD～VSS，即满足VSS=V1=VDD。当 CM0S电路输入端施加的电 压过高(大于电源电压)或过低(小于0V)，或者电源电压突然变化时，电路电流可能会迅速增大，烧坏器件，这种现象称为可控硅效应。预防可控硅效应的措施 主要有：·输入端信号幅度不能大于VDD和小于0V;·消除电源上的干扰;·在条件允许的情况下，尽可能降低电源电压，如果电路工作频率比较低，用+5V电源供电最好;·对使用的电源加限流措施，使电源电流被限制在30mA以内。④对多余输人端的处理。对于CM0S电路，多余的输人端不能悬空，否则，静电感应产生的高压容易引起 器件损坏，这些多余的输人端应该接yDD或yss，或与其他正使用的输人端并联。这3种处置方法，应根据 实际情况而定。对于TTL电路，对多余的输人端允许悬空，悬空时，该端的逻辑输入状态一般都作为“1”对待，虽然 悬 空相当于高电平，并不影响与门、与非门的逻辑关系，但悬空容易受干扰，有时会造成电路误动作。因此 ，多余输人端要根据实际需要做适当处理。例如，与门、与非门的多余输人端可直接接到电源上;也可将 不同的输人端公用一个电阻连接到电源上;或将多余的输人端并联使用。对于或门、或非门的多余输人端 应直接接地。⑤多余的输出端应该悬空处理，决不允许直接接到VDD或VSS，否则会产生过大的短路电流而使器件 损坏 。不同逻辑功能的CM0S电路的输出端也不能直接连到一起，否则导通的P沟道MOS场效应管和导通的N沟道 MOS场效应管形成低阻通路，造成电源短路而引起器件损坏。除三态门、集电极开路门外，TTL集成电路的 输出端不允许并联使用。如果将几个集电极开路门电路的输出端并联，实现“线与”功能时，应在输出端 与电源之间接人上拉电阻。