超高性能处理器产品，3.3 ns指令速率DSP内核!!!

本文中，小编将对ADI ADSP-TS101S处理器予以介绍，如果你想对它的详细情况有所认识，或者想要增进对它的了解程度，不妨请看以下内容哦。

处理器出现于大规模集成电路时代，处理器架构设计的迭代更新以及集成电路工艺的不断提升促使其不断发展完善。从最初专用于数学计算到广泛应用于通用计算，从4位到8位、16位、32位处理器，最后到64位处理器，从各厂商互不兼容到不同指令集架构规范的出现，处理器自诞生以来一直在飞速发展。

ADSP-TS101S是TigerSHARC处理器系列中的第一位成员。ADI公司的TigerSHARC处理器面向依赖多个处理器协作执行运算密集型实时功能的多种信号处理应用，非常适合视频和通信市场，包括3G蜂窝和宽带无线基站以及国防、医疗成像、工业仪器仪表等。ADSP-TS101S采用静态超标量架构，集成RISC、VLIW和标准DSP功能。对定点和浮点数据类型的内在支持，再加上领先的多处理能力，给TigerSHARC处理器带来了无与伦比的DSP性能。ADSP-TS101S的时钟速率为300 MHz，具有业内较高的16位定点性能，32位1024浮点复合FFT时间为32.5 ms。

ADSP-TS101S性能：

• 高性能300MHz、3.3ns指令速率DSP内核

• 每个周期执行8次16位MAC及40位累加或2次32位MAC及80位累加

• 每个周期执行6次单精度浮点或24次16位定点运算(性能为1800 MFLOPS或7.2 GOPS)

• 8周期指令流水线;3周期取指管线和5周期执行管线

• 并行设计允许每周期最多执行4个32位指令

ADSP-TS101S采用19mm X 19mm 和27mm×27mm低成本塑封球栅阵列封装。TigerSHARC目前提供通用采样版本。

ADSP-TS101S TigerSHARC® 处理器是一款超高性能、静态超标量处理器，针对大信号处理任务和通信基础设施进行了优化。 DSP 将非常宽的内存宽度与双计算模块(支持 32 位和 40 位浮点以及 8、16、32 和 64 位定点处理)相结合，为数字技术设定了新的性能标准 信号处理器。 TigerSHARC 处理器的静态超标量架构允许处理器每个周期最多执行 4 条指令，执行 24 个定点(16 位)操作或 6 个浮点操作。

三个独立的 128 位宽的内部数据总线，每个都连接到三个 2M 位存储器组之一，支持四字数据、指令和 I/O 访问，并提供每秒 14.4G 字节的内部存储器带宽。 ADSP-TS101S 处理器的内核工作频率为 300 MHz，指令周期时间为 3.3 ns。 利用其单指令多数据 (SIMD) 功能，ADSP-TS101S 每秒可以执行 24 亿个 40 位 MAC 或 6 亿个 80 位 MAC。

TigerSHARC 处理器使用静态超标量架构。 这种架构是超标量的，因为 ADSP-TS101S 处理器的内核可以使用 DSP 的双计算块同时执行以超大指令字 (VLIW) 指令线编码的一到四个 32 位指令。 因为 DSP 在运行时不执行指令重新排序——程序员在运行前选择哪些操作将并行执行——指令的顺序是静态的。

除了少数例外，一条指令线，无论它包含一条、两条、三条还是四条 32 位指令，在八深处理器流水线中以一个周期的吞吐量执行。

为了优化 DSP 程序执行，程序员在编码指令行时必须遵循 DSP 的指令并行规则集。通常，DSP 可以在每个周期并行执行的指令的选择取决于每条指令所需的指令线资源以及指令中使用的源寄存器和目标寄存器。程序员可以直接控制三个核心组件——IALU、计算块和程序定序器。

在大多数情况下，ADSP-TS101S 具有一个完全互锁的两周期算术执行流水线，因此每当计算结果无法用于依赖它的另一操作时，DSP 会根据需要自动插入一个或多个停顿周期。 使用无依赖性指令进行高效编程可以消除大多数计算和内存传输数据依赖性。

此外，ADSP-TS101S 以两种方式支持 SIMD 操作——SIMD 计算模块和 SIMD 计算。 程序员可以指示两个计算块对相同的数据(广播分布)或不同的数据(合并分布)进行操作。 此外，每个计算块可以并行执行四个 16 位或八个 8 位 SIMD 计算。

最后，小编诚心感谢大家的阅读。你们的每一次阅读，对小编来说都是莫大的鼓励和鼓舞。最后的最后，祝大家有个精彩的一天。