【测试案例分享】信号链芯片的眼图和抖动测试

[导读]泰克公司的MSO6B系列示波器最高带宽可达10GHZ，采样率高达50GS/s，底噪低至51.5uV，是测量信号链芯片抖动和眼图的最佳选择。

背景

信号链芯片的验证离不开抖动和眼图测量。抖动考虑的是时钟或数据过零点的时刻的不确定性，眼图则更加直观，以参考时钟的边沿为刀，将数据波形切割成无数的小段，每段波形只有1个bit。然后将这些小段波形堆叠到一起，形成的眼睛形状的图片，称之为眼图。

抖动和眼图是高速串行信号的必测项目。抖动可以评估时钟或信号的稳定性，眼图可以综合评估信号的抖动，幅度，反射，串扰等信号完整性问题。如果再套上一个眼图模板，通过眼图是否触碰模板，就可以轻松评判信号质量的优劣。

图1. 眼图是由所有bits堆叠而形成的图样，包含所有bits的信号完整性信息

图2. 眼图及其模板

挑战

测试工程师测出了眼图和抖动的结果，给出测试Pass或Fail的测量报告，工作就算完成了。但怎样才能解决抖动和眼图Fail的问题呢？基本思路就是抓大放小，对症下药！

图3. 抖动的分类

经典理论下，信号的总体抖动（Tj，Total Jitter）可以分成以下几类。通过示波器的抖动软件，测量出每种抖动成分的大小，想办法将最严重的抖动成分降低，总体抖动就能降下来了。

其中，随机抖动（Rj，Random Jitter）是由布朗运动/热噪声引起的。通过改良电源的噪声性能，更换随机抖动较大的有源器件，可以降低系统的随机噪声。与随机抖动对应的，是确定性抖动（Dj，Deterministic Jitter），最重要的两种Dj是周期性抖动（PJ，Periodic Jitter）和数据相关性抖动（DDJ，Data-Dependent Jitter）。

周期性变化的抖动，称之为周期性抖动。一般由高速SerDes的参考时钟带入，或者旁路高速信号的串扰所引起。周期性抖动不仅要看抖动的峰峰值，还要关注Pj的频率。检查时钟，查找电路板上相关的干扰源，可以降低周期性抖动。

数据相关性抖动（DDj，Data Dependent Jitter），也叫码间干扰（ISI，Inter-Symbol Interference），当数据速率升高时，DDj会变得愈发重要。ISI不仅会影响到抖动，也会让眼图恶化。下图是一个高速信号，从发送端，到传输路径中间的测试点，再到接收端的眼图变化。随着传输线距离的增加，ISI越来越大，眼图的眼宽和眼高都明显收窄，甚至到最后眼图完全闭合了。降低传输线衰减，或者使用适当的Tx均衡和Rx均衡，可以有效降低DDj。

图4. 传输线损耗所引起的ISI抖动会导致眼图恶化

测试解决方案

泰克公司的MSO6B系列示波器最高带宽可达10GHZ，采样率高达50GS/s，底噪低至51.5uV，是测量信号链芯片抖动和眼图的最佳选择。

图5. 泰克MSO6B系列示波器

泰克公司的DJA抖动和眼图分析软件，可以精确并快速地测量信号的抖动和眼图，给出抖动和眼图的各项测量结果。DJA帮助工程师将总体抖动分解成各种抖动成分，还提供各种高级分析窗口，比如抖动频谱图，可以看到周期性抖动的频谱，帮助工程师快速确定干扰源；抖动直方图可以直观地判断是RJ或DJ占主导地位，确定调试方向。