在FPGA或ASICS中实现浮点算法

浮点是最受欢迎的数据类型,可以保证算法建模和仿真的高精度计算。传统上,当您想将这些浮点算法部署到FPGA或ASIC硬件时,您的唯一选择是将算法中的每一个数据类型转换为固定点,以节约硬件资源并加速计算。转换到固定点降低了数学精度,有时在转换过程中在数据类型的字数长度和数学精度之间实现正确的平衡是很困难的。对于需要高动态范围或高精度的计算(例如设计有反馈环),定点转换可能需要几个星期或几个月的工程时间。另外,为了达到数字精确度,设计师必须使用大的固定字形。

在本文中,我们将介绍数学作品 固有浮点 应用ir滤波器设计ASIC/FPGA的工作流程。然后,我们将回顾使用固定点的挑战,我们将比较使用单精度浮点和频率权衡。固定地点。我们还将展示浮点和固定点的组合如何在减少实际设计中的转换和实现时间的同时,给您提供更高的精度。您将看到直接在浮点建模是如何重要的,以及它如何在具有高动态范围要求的现实世界设计中显著减少面积和提高速度,这与人们普遍认为固定点总是比浮点更有效的想法相反。

本地浮点实现:在引擎盖下

HDL编码器 实现了单精度算法,模拟的基础数学在FPGA或ASIC资源(图1)。生成的逻辑将输入浮点信号解成符号、指数和尾数--分别为1、8和23位宽的单个整数。

图1hdl编码器如何映射一个单精度浮点乘法到定点硬件资源

生成的vhdl或Viilog逻辑然后执行浮点计算(图1所示情况下的乘法),方法是计算出由输入符号位产生的符号位、数量乘法,以及计算结果所需的指数和相应的规范化。逻辑的最后一个阶段将符号、指数和尾数打包回浮点数据类型。

解决固定点转换的动态范围问题

一个简单的表达式,如(1-A)/(1+A),如果需要在高动态范围内实现,可以通过使用单精度浮点自然地进行翻译(图2)。

Figure 2. Single-precision implementation of (1-a)/(1+a)

然而,在定点上实现同一方程需要许多步骤和数字考虑(图3)。

Figure 3. Fixed-point implementation of (1-a)/(1+a)

例如,您必须将除法分为乘法和互易,使用近似方法,如牛顿-拉弗森或LUT(查找表)进行非线性的互变运算,使用不同的数据类型来仔细控制比特的生长,选择适当的分子和分母类型,并使用特定的输出类型和蓄电池类型来进行扩展和减数。

探讨综合投资报告执行备选方案

让我们来看看一个无限脉冲响应滤波器的例子。一个ir滤波器需要高动态范围的计算与反馈环,使它难以收敛在一个固定点量化。图4A显示了一个测试环境,该测试环境比较了三个版本的同一个IRR滤波器和一个噪声的正弦波输入。正弦波的幅值为1,增加的噪声使幅值略有增加.

图4A三个带噪声正弦波输入的ir滤波器的实现

该滤波器的第一个版本是双精度(图4B)。第二个版本是单精度的。第三个版本是固定点实现(图4c)。这个实现的结果是数据类型最多可达22位,其中一个位分配给符号,21位分配给分数。这个特定的数据类型留下0位来表示整数值,这是合理的,因为给定的刺激,它的值范围总是在-1和1之间。如果设计必须使用不同的输入值,则需要在定点量化时考虑到这一点。

图4BIir_筛选器实现,用双重精确数据类型显示图4c使用固定点数据类型的Iir_菲尔特_固定执行

建立了测试环境,以比较单精度和定点滤波器的结果与被认为是黄金参考的双精度滤波器。在这两种情况下,精度的损失都会产生一定的误差.问题是,该错误是否在我们应用程序的可接受容忍范围内。

当我们跑的时候 固定点设计师 为了执行转换,我们指定了1%的误差公差.图5显示了比较结果。单精密版的误差在10左右。 -8 ,而定点数据类型的错误约为10 -5 .这在我们指定的误差范围内.如果您的应用程序需要更高的精确度,您可能需要增加固定的单词长度。

图5模拟结果比较了双精度IRR滤波器结果与单精度结果(上)和固定点结果(下)

这种量化融合需要硬件设计的经验,对可能的系统输入的全面理解,明确的精度要求,以及来自定点设计师的一些帮助。如果这有助于缩小生产部署的算法,那么这个努力是值得的。但是,在需要简单部署到原型硬件的情况下,或者在精确性要求使减少物理足迹变得困难的情况下,怎么办?在这些情况下,一个解决方案是使用单精度本地浮点。

用本地浮点简化流程

使用本地浮点有两个好处:

· 您不需要花费时间试图分析所需的最小比特数,以保持各种各样的输入数据的足够精确性。

· 单精度浮点操作的动态范围在32位的固定成本下更有效率。

现在,设计过程要简单得多,而且您知道,用符号、指数和尾数的位,您可以表示广泛的动态数字范围。图6中的表比较了使用图5中所示数据类型选择的浮点资源利用情况和ir筛选器的定点实现情况。

图6ir滤波器的定点和浮点实现的资源使用比较

当您比较从浮点和固定点实现中获得的结果时,记住浮点计算比简单的固定点算法需要更多的操作。使用单精度将导致在部署到FPGA或ASIC时使用更高的物理资源。如果电路区域是一个问题,那么您将需要交换更高的精度和资源使用。您也可以使用浮点和固定点的组合减少面积,同时保持单精度,以实现高动态范围的数字密集计算。