详解高速PCB影响信号质量的5个方面

印制电路板(PCB)设计是电子产品开发中的关键环节，其质量直接影响产品的性能和可靠性。下面将分享几个PCB设计中容易遇到的问题，提供其解决方案，希望对小伙伴们有所帮助。

1、在高速设计中，如何解决信号的完整性问题?

答：信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

2、如何避免高频干扰?

答：避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

3、在高速 PCB 设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配?

答：一般在空白区域的敷铜绝大部分情况是接地。只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗， 例如在 dual strip line 的结构时。

4、在高速 PCB 设计原理图设计时，如何考虑阻抗匹配问题?

答：在设计高速 PCB 电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。

5、2G 以上高频 PCB 设计，走线,排版,应重点注意哪些方面?

答：2G 以上高频 PCB 属于射频电路设计，不在高速数字电路设计讨论范围内。而射频电路的布局(layout)和布线(routing)应该和原理图一起考虑的，因为布局布线都会造成分布效应。而且，射频电路设计一些无源器件是通过参数化定义，特殊形状铜箔实现，因此要求 EDA 工具能够提供参数化器件，能够编辑特殊形状铜箔。Mentor 公司的 boardstation 中有专门的 RF 设计模块，能够满足这些要求。

6、在布局、布线中如何处理才能保证 50M 以上信号的稳定性

答：高速数字信号布线，关键是减小传输线对信号质量的影响。因此，100M 以上的高速信号布局时要求信号走线尽量短。数字电路中，高速信号是用信号上升延时间来界定的。而 且 ，不 同种类的信号(如 TTL,GTL,LVTTL)，确保信号质量的方法不一样。

7、在高速 PCB 设计时，设计者应该从那些方面去考虑 EMC、EMI 的规则呢?

答：一般EMI/EMC 设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)。所以不能只注意高频而忽略低频的部分。一个好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置、 PCB 叠层的安排、重要联机的走法、器件的选择等， 如果这些没有事前有较佳的安排， 事后解决则会事倍功半，增加成本。例如时钟产生器的位置尽量不要靠近对外的连接器， 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射， 器件所推的信号之斜率(slew rate)尽量小以减低高频成分， 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外， 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。最后， 适当的选择PCB 与外壳的接地点(chassis ground)。

在当今电子技术飞速发展的时代，多层板 PCB 设计已成为电子产品小型化、高性能化的关键支撑。然而，多层板 PCB 设计过程并非一帆风顺，从确保信号精准无误传输的信号完整性，到维持芯片稳定供电的电源完整性;从面对复杂电路架构时的布线困境，到解决大功率器件散热难题，再到防范电磁干扰的电磁兼容性问题，每一个环节都不容小觑。接下来，将深入剖析多层板 PCB 设计中常见的 5 个关键问题，并一一给出切实可行的解决方案，助力工程师们攻克设计难关，打造出更加优质、可靠的多层板 PCB。

信号完整性问题

信号出现反射、串扰、延迟等情况，导致信号传输质量下降，可能使接收端接收到的信号出现失真，影响电路正常功能。

解决方案：为解决信号完整性问题，需合理进行布线拓扑规划，根据信号类型采用适宜的拓扑结构，如高速差分信号常采用等长布线的差分对形式以减少信号传输延迟差异。同时，要增加端接匹配电阻，依据信号特性和传输线阻抗在信号源端或负载端合理添加，使传输线阻抗连续，像高速并行总线信号可在合适位置添加 50Ω、75Ω 等阻值的端接电阻。此外，还需优化布线间距，增大高速信号与敏感信号之间的布线间距，高速信号线间距一般保持在 3 倍线宽以上，必要时添加地平面隔离以增强抗串扰能力。

电源完整性问题

电源平面出现电压波动、噪声，可能引起芯片等器件供电不稳定，造成电路工作异常，比如出现复位、死机等现象。

解决方案：解决电源完整性问题，首先要合理规划电源层和地层，多层板设计中尽量让电源层和地层相邻，通过大面积铜箔形成良好的电容耦合以起到滤波作用，如数字电路部分的多层板可将数字电源层和数字地层紧密相邻。其次，要增加去耦电容，在芯片电源引脚附近合理放置，根据芯片工作频率选择合适容值，对于工作频率较高的芯片，可在其附近放置 0.1μF 和 10nF 等容值的陶瓷电容组合。另外，当电路中有多种不同电压的电源时，可分割电源平面以避免相互干扰，但要注意分割线处的处理，避免出现尖刺等影响电场分布的情况，同时做好跨分割区域的布线处理，可添加磁珠等进行隔离后布线。

布线困难及布通率问题

随着层数增加和电路复杂度提升，布线空间有限，出现部分线路难以布通，或者布线后过于杂乱，不符合设计规范。

解决方案：针对布线困难及布通率问题，需提前进行布局规划，根据电路功能模块将关联性强的器件集中放置，预留合理布线通道，如将 CPU 及其周边存储芯片、通信芯片等按功能分区布局，使信号线布线规整且距离较短。要充分利用多层板优势，使用多层布线策略，将高速信号放在内层，低速信号、控制信号等放在外层，合理分配各层布线资源以提高布通率。还可在满足电气性能要求的前提下，调整布线规则和线宽设置，对于电流较小的信号线可适当减小线宽以腾出布线空间，关键信号则适当增加线宽保证可靠性。

散热问题

一些大功率器件在工作时产生过多热量，若不能及时散发出去，会导致器件温度过高，影响其性能和寿命，甚至可能造成器件损坏，使整个电路失效。

解决方案：为解决散热问题，可在多层板靠近大功率器件的下方或周边区域，增加散热孔或散热槽，散热孔大小一般直径在 1mm - 3mm 左右且均匀分布，利于热量传导到 PCB 板另一面加快散热。对于发热严重的器件，可在其对应的 PCB 板表面铺设大面积散热铜箔或安装合适的散热片，通过热传导将热量传递出去，散热片要选择与邓器件适配的型号以确保良好的接触面积和散热效果。同时，要优化布局，将大功率器件分散布局避免热量集中，并且考虑 PCB 板上的空气流动方向，在有风扇散热的系统中，让器件布局符合空气流动的风道，使热量能顺着空气流动方向散发出去

电磁兼容性(EMC)问题

PCB 板向外辐射过多电磁干扰，影响周边电子设备的正常工作，同时也容易受到外界电磁干扰的影响，使自身电路出现误动作等情况。

解决方案：解决电磁兼容性(EMC)问题，可利用多层板中的地层作为屏蔽层，完整覆盖以减少对外辐射和外界干扰的传入，对于敏感信号区域可在其所在周围再额外设置局部的屏蔽地，通过过孔等方式与主地平面相连。布线时要控制信号环路面积，尽量减小信号的环路面积，比如对于时钟信号等高频信号，要缩短信号线长度、合理布置回流路径，减少电磁辐射。此外，可在 PCB 的输入输出接口处添加由磁珠、电感、电容等组成的滤波电路，如在电源输入接口添加 π 型滤波电路，抑制传导干扰，防止外部干扰进入板内以及板内干扰传出。