信号链基础：时钟抖动解秘——高速链路时钟抖动规范基础知识

 

 

图1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统（时钟、发送器、通道和接收机）都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性 (DJ) 组件和一个随机组件 (RJ)，如图1 所示。为了实现可接受的通信效果，必须满足下列条件：

 

 

 

总抖动 (TJ) 包括每个子系统决定性抖动和随机抖动的和。由于随机抖动自身的属性，进行这种求和时需要特别注意。随机抖动呈现高斯（随机）分布，并且无边界。因此，随机抖动可表示为一个 RMS 值，并且在规定测量/整合带宽范围内对其进行估算。例如，图1 所示接收机的抖动测量带宽便为 f2 - f1（参见图2）。这是因为接收机锁相环路 (PLL) 追踪 f1 以下的抖动（从而排斥它），而发射 PLL 的频率上限为 f2。从接收机的角度来看，使链路性能降低的随机抖动降至这些限制之间。

 

 

 

由于随机抖动是随机过程产生的结果，系统总随机抖动的计算需要进行方和根 (RSS) 计算，如方程式2所示：

 

 

决定性抖动源和的计算很简单：

 

最后，可对系统总抖动进行估算，由此可以实现链路预算；但是，还需要做更多的工作。这种计算涉及统计数学。需要用到一种被称之为 Q 因数的参数（参见表 1）。Q 因数的大小具体取决于误码率 (BER)，同时还要根据链路性能/可靠性目标来选择。由于随机抖动的无边界属性，（最终）会出现误码。例如，10^-8 的 BER 意味着，每发送 100,000,000 比特便会有一个比特被错误解释。现代的通信系统通常会要求一个达到或者超过 10^-12 以上的 BER。

 

系统总抖动（以及链路预算）可使用方程式 4 计算得到：

 

例如，10^-14 的 BER 时，总抖动为：

 

 

 

本文讨论了构成总抖动预算的一些参数。下一次，我们将探讨时钟，并研究随机抖动和相位噪声之间的关系。

 

下一篇《信号链基础知识》中，我们将讨论 RS485 收发器的驱动能力，敬请期待。