交错杂散： 时序不匹配

交错ADC之间存在着多种不匹配的现象，如失调和增益不匹配。 此外，时序不匹配的校准方法也得到了工程师们的广泛关注。

而在寻找解决方案之前，必须首先了解目前所面对的是什么，到底需要解决什么问题。 就像建筑工人浇水泥打基础之前要由建筑师绘制好图纸一样，工程师必须了解交错杂散，然后才能尝试进行校准。

就像增益不匹配必须施加一个输入信号，才能查看输出频谱中的相关杂散一样。 时序不匹配有两个分量：ADC模拟部分的群延迟和时钟偏斜。 ADC中的模拟电路具有相关的群延迟，两个ADC的群延迟值可能不同。

此外还有时钟偏斜，它也包括两个分量：各ADC的孔径不确定性和一个与输入各转换器的时钟相位精度相关的分量。 图1以图形说明ADC时序不匹配的机制和影响。 结果发现： 最终杂散位于fS/2 ± fin，这与增益不匹配所产生的杂散刚好位于输出频谱中的同一点。

与增益不匹配杂散相似，时序不匹配杂散也与输入频率和采样速率相关。 更重要的是，它与增益不匹配所引起的杂散恰好出现在同一位置(fS/2 ± fin)。

为了最大程度地降低时序不匹配引起的杂散，需要利用合适的电路设计技术使各转换器模拟部分的群延迟恰当匹配。 此外，时钟路径设计必须尽量一致以使孔径不确定性之差达到最小。 请记住，必须精确控制时钟相位关系，使得两个输入时钟尽可能相差180°。

与其他不匹配一样，目标是尽量消除引起时序不匹配的机制。 前期控制这些不匹配的工作做得越好，后期的校准工作就会越容易。

正如之前所提到的，浇水泥打基础之前，务必制定好完备的计划。 时机成熟后，还必须考虑如何打好基础，为日后的摩天大楼提供坚实的依托。 对工程师而言，基础工作就是了解所有这些不匹配，明白目前所面临的问题。