当前位置:首页 > 单片机 > 单片机
[导读] 最近正在学习ARM的CAN部分,发现CAN的波特率计算方法网上竟然查不到,我就自己推到一个吧,有什么不对的地方大家指正啊。 当VPB时钟为4*11059200Hz时,常用波特率与总线时序器对照表(周立功给的,11059200kHz的

最近正在学习ARM的CAN部分,发现CAN的波特率计算方法网上竟然查不到,我就自己推到一个吧,有什么不对的地方大家指正啊。

当VPB时钟为4*11059200Hz时,常用波特率与总线时序器对照表(周立功给的,11059200kHz的波特率都是近似的,有误差)

BPS = (SAM << 23)|(TSEG2 << 20)|(TSEG1 << 16)|(SJW << 14)| BRP

#define BPS_5K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 879

#define BPS_10K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 439

#define BPS_20K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 219

#define BPS_40K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 109

#define BPS_50K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 87

#define BPS_80K (1 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 68

#define BPS_100K(1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 43

#define BPS_125K(0 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 43

#define BPS_200K(0 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 21

#define BPS_250K(0 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 21

#define BPS_400K(0 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 10

#define BPS_500K(0 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 10

#define BPS_666K(0 << 23)|(1 << 20)|(2 << 16)|(0 << 14)| 10

#define BPS_800K(0 << 23)|(1 << 20)|(1 << 16)|(0 << 14)| 10

#define BPS_1000K(0 << 23)|(1 << 20)|(1 << 16)|(0 << 14)| 8




以下是我自己推导的(仅供参考)



CANBTR(0xE00xx014)


31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

16

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

0

0

0

0

0

0

0

0

SAM

TSEG2

TSEG1

SJW

0

0

0

0

BRP






波特率BPS=









SAM 0:125K及以上波特率

1:100K及以下波特率

.

.





下面再详细说一下(看数据手册和资料自己理解的,仅供参考)



一个数据位(bit)分为10段(Tscl),每个Tscl的时间就是(BRP+1)/fpclk

一个数据位(bit)包括位同步时间段(Tsync)、传播时间段(Tpseg)、相位缓冲段1(Ttseg1)、相位缓冲段2(Ttseg2),采样点位于Ttseg1结束处。

位同步时间段(Tsync):用于同步总线上不同的节点,这一段内要有一个跳变沿,显性电平到隐性电平边沿最好出现在此段中。

传播时间段(Tpseg):用于补偿网络内的物理延时时间。网络的物理延迟指发送单元的输出延迟、总线上信号的传播延迟、接收单元的输入延迟。

相位缓冲段1(Ttseg1)、相位缓冲段2(Ttseg2):用于补偿边沿阶段的误差,由于各单元以各自独立的时钟工作,细微的时钟误差会累积起来,该段可用于吸收此误差。这两个段可以通过重新同步(SJW)加长或缩短。

采样点:读取总线电平,并将读到的电平作为位值的点。

.

Tsync的时间为1个Tscl,Ttseg1的时间为TSEG1 + 1个Tscl,Ttseg2的时间为TSEG2 + 1个Tscl。LPC2XXX数据手册和ZLG的书没提到Tpseg,我个人认为10个Tscl段除了Tsync、Ttseg1、Ttseg2外就剩Tpseg了,所以没必要设置Tpseg。(或者LPC2XXX的CAN没有??)

既然如此,Ttseg1和Ttseg2的时间就可以确定了,ZLG给的规则是:Ttseg2>=2Tscl,Ttseg2>=2Tsjw,Ttseg1>=Ttseg2,每个Tscl的时间就是(BRP+1)/fpclk


本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

Arm CPU正在从根本上推动AI变革,并造福地球。Arm架构是未来AI计算的基石。​

关键字: ARM AI

近日,Arm推出了Arm® Ethos™-U85神经网络处理器(NPU)和Arm Corstone™-320物联网参考设计平台,旨在满足海量的数据处理和大规模计算,加速推进边缘AI的发展进程。

关键字: ARM

为了赶超云计算市场上的竞争对手,谷歌正试图通过定制的Arm服务器芯片降低云计算服务成本。

关键字: 谷歌 ARM 定制芯片

嵌入式开发作为一个融合了计算机软硬件和系统工程的综合性领域,其成功与否往往取决于三个核心要素的有效整合与协调。这三个要素分别是:硬件平台的选择与设计、软件开发及其优化、以及系统级的设计与集成。深入理解并熟练掌握这三个方面...

关键字: 嵌入式开发 ARM

随着汽车软件数量爆发式的增长,整个行业都需要重新思考汽车产品的开发流程。为此,Arm推出了丰富的硬件IP、新的系统IP,以及全新的汽车计算与计算子系统产品路线图,旨在为各种汽车应用实现性能、功能安全、可扩展等方面的支持。

关键字: ARM 汽车电子

知名移动芯片设计公司ARM最近迈出重要一步,它正式推出汽车芯片设计。ARM推出的芯片设计方案名叫Neoverse,随同芯片一起推出的还有面向汽车制造商、汽车供应商的新系统。

关键字: ARM 汽车芯片 芯片

随着通用人工智能的发展,数据中心的计算需求逐步提高。针对多模态数据、大模型的推理和训练需要更高的算力支持,而随着算力提升与之而来的还需更关注在功耗方面的优化。对于头部云计算和服务厂商而言,针对专门用例提高每瓦性能变得至关...

关键字: ARM 服务器 AI Neoverse CSS

一直以来,riscv架构都是大家的关注焦点之一。因此针对大家的兴趣点所在,小编将为大家带来riscv架构的相关介绍,详细内容请看下文。

关键字: riscv ARM riscv架构

最新消息报道,知情人士透露Arm近日裁掉了中国70多名软件工程师,并会将部分职位转移到中国以外的地区。Arm通过“全球服务”部门已经将支持其中国客户的工作外包给安谋科技,该部门曾经拥有约200名员工。

关键字: ARM 裁员

凭借着在个人计算机领域的广泛应用打下的坚实基础,X86自始至终统治着整个服务器生态。而这并不是业界希望看到的,因此Arm服务器被给予厚望。业界期盼Arm能够带来新的服务器CPU替代:打破一个同质化的数据中心架构,实现更高...

关键字: ARM 服务器 AI
关闭
关闭