当前位置:首页 > 测试测量 > 测试测量
[导读]Virtex-5 FPGA架构经优化,可利用LabVIEW FPGA模块中的单周期定时循环更快速、更有效地运行。实现FPGA芯片内部的数字逻辑的基本构建模块被称为slice,每个slice由多个触发器和查询表(LUT)组成。上一代的Virtex-II FP

Virtex-5 FPGA架构经优化,可利用LabVIEW FPGA模块中的单周期定时循环更快速、更有效地运行。

实现FPGA芯片内部的数字逻辑的基本构建模块被称为slice,每个slice由多个触发器和查询表(LUT)组成。

上一代的Virtex-II FPGA使用4-输入的LUT,以支持高达16种数字逻辑赋值的组合。而新型的Virtex-5 FPGA使用了6-输入的LUT,以支持高达64种组合,从而提高了您在每个slice中可实现的逻辑的数量。

此外,这些slice相互紧密布置,以减少电子的传输时延并提高整体执行速率。对于LabVIEW FPGA应用这意味着什么?单周期定时循环结构利用6-输入的LUT显著地提高了资源的利用率。这意味着您可以优化更多的LabVIEW FPGA代码以载入Virtex-5 FPGA,并在每个时钟周期内完成更多的操作。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读
关闭