TMS320F206定点DSP芯片开发实践

;;; 摘要：以TMS320F206为例，阐述了DSP芯片的调试方法与调试技巧。着重探讨了DSP系统开发过程中的硬件设计与调试、软件设计的流水线冲突和等待状态设置以及如何利用闪速存储器等相关问题，具有较强的参考价值。 ;;; 关键词：TMS320F206 流水线 等待状态 闪速存储器 高速数字信号处理器是当前信息产业的热点技术之一，采用最先进的DSP无疑会使所开发的产品具有更强的市场竞争力。与普通的单睡机相比，DSP芯片放弃了冯·诺依曼结构，代之以程序和数据分开的哈佛结构，从而大大提高了处理速度，指令周期多为ns级，比普通单片机(多为μs级)快了3个数量级。因此，在硬件设计中要考虑高频干扰问题。同时，DSP芯片广泛采用流水线操作，这也会给软件设计和调试带来一定不便。诺如此类的问题的实际开发中还有许多。 本篇文章中，笔者以TI公司的TMS320F206为例，就DSP芯片的软硬件设计与调试中可能遇到的问题及解决方法进行阐述，希望能对正在从事DSP开发工作的同仁有所帮助。 1 TMS320F206简介 TMS320F206是TI公司近年推出的一种性价比较高的定点DSP芯片。它的主要特点有： （1）采用静态CMOS集成工艺制作而成，先进的哈佛结构使得程序和数据存储器独立编址、独立访问，两条总线可允许数据与指令的读取同时进行，从而使数据的吞吐率提高了一倍；高度专业化的指令系统提供了功能强大的信号处理操作；内嵌闪速存储器，可减小系统体积、提高系统稳定性，而且需专门的编程器（XDSS10仿真器即具有编程功能），从而减小了开发成本。 TMS320F206为100引脚的TQFP（正方扁平）封装，体小质轻，适于便携式仪器的设计。 （2）TMS320F206用一个16×16的硬乘法器进行有符号或无符号数的乘法运算，积为32位。乘累加指令仪需一个机器周期（20MHz时钟时为50ns），而在51及196等普通单片机中，乘法需利用软件实现，执行时间为μs级。 （3）TMS320F206地址映射分为4个可独立选择的空间： ·64K字程序存储器 ·64K字本地数据存储器 ·32K字全局数据存储器 ·64字的I/O空间 （4）由于与目标系统之间采用了JTAG逻辑扫描电路接口（基于IEEE1149.1标准），从而可真正做到完全的硬件仿真。在仿真时不占用硬件资源，且可随时察看CPU内部及外设的工作情况，为程序的调试和除错带来了极大方便。 2 硬件设计与调试 2.1 硬件设计 硬件设计应注意如下要点： （1）认真处理好复位和时钟信号。 （2）在DSP电路中，对所有的输入信号必须有明确的处理，不能悬浮或置之不理。 （3）模拟电路和数字电路独立布线，最后单点连接电源和地。 （4）片外程序存储和数据存储器应靠近DSP芯片放置，要合理布局，保证数据线和地址线长短基本一致（可参照最小用户板或EVM板布线）。 （5）关键部分建议布上地网。 在DSP硬件系统的印制电路板设计阶段，关键是使布线正确合理。布线正确一般都能做到，但要做到合理，则并不容易。DSP硬件系统中最易出现的问题是高频干扰，因此在布线时应尽量使高频线短而粗，且远离易受干扰的信号线，如模拟信号线。此外，