Intel Tiger Lake架构解密：你能想到的 全都变了！

今年年初的CES 2020大会上，Intel首次官方宣布了代号Tiger Lake的下一代移动酷睿处理器，将采用增强版的10nm制造工艺，集成全新的CPU架构、Xe GPU架构，并大幅拓展AI支持。

半年多过去了，Tiger Lake的架构细节现在终于公开，可以说你能想到的几乎每一处细节，都是焕然一新！

首先如前所述，Tiger Lake的新一代10nm工艺首次引入了革命性的SuperFin晶体管结构，将增强型FinFET晶体、Super MIM(金属-绝缘体-金属)电容器相结合，能够提供增强的外延源极/漏极、改进的栅极工艺，额外的栅极间，性能相比初代10nm可以提升超过15％。

Tiger Lake CPU部分的架构代号为Willow Cove，是在此前10nm Ice Lake十代酷睿集成的Sunny Cove架构基础上深入强化而来，大幅提升频率、能效，重新设计缓存体系，再加上其他改进，可提供超越代间CPU性能的提高，此外还有尔控制流强制技术(Control Flow Enforcement Technology)以强化安全性。

Ice Lake/Sunny Cove一代的阿喀琉斯之踵可以说就是频率上不去，即便是苹果定制的特别版本最高也只能加速到4.1GHz，公开版甚至只有3.9GHz，相比之下成熟的14nm已经可以让10核心轻松飙到5.3GHz。

Tiger Lake/Willow Cove则实现了一次飞跃，具体数字未公布，但是从官方幻灯片上看，同样的电压下频率可以提高最多700MHz左右，而且还可以进一步增加电压，加速频率有极大希望达到甚至突破5GHz。—;—;事实上从此前曝光的样品看，5GHz是妥妥的了。

核显方面，Tiger Lake首次集成全新设计的Xe架构，确切地说是Xe LP低功耗版本，大幅改进能效，最多拥有96个执行单元(EU)，相比Ice Lake增多了一半，同时拥有3.8MB大容量的三级缓存，还提升了内存和架构效率以获得更高带宽。

结构方面，Willow Cove架构使用双环形架构串联各个模块，并重新设计了缓存体系，每个核心的二级缓存容量增加到1.25MB，三级缓存容量也增大了一半，并维持极低的命中延迟，此外一致性互连带宽也增加了2倍。

内存方面，Willow Cove集成双内存控制器子系统，支持DDR4-3200(初始状态)、LPDDR4X-4267、LPDDR5-5400，最大带宽可达约86GB/s，并支持Intel全内存加密技术(Total Memory Encryption)，直接在硬件层面抵御安全威胁。

AI方面，Tiger Lake集成了高斯网络加速器GNA 2.0，可以视为Intel版本的神经处理单元(NPU)。

这是一个独立的IP模块，只需很低的功耗就可以高效进行神经推理计算，并将CPU占用率降低20％， 从而大大提升AI性能，拓展AI应用场景，比如高动态范围的神经网络降噪。

显示方面，Tiger Lake致力于在更高分辨率、画质下提供更多显示技术，比如在显示引擎与内存之间设置单独的结构通道以维持高质量画面传输，带宽最高达64GB/s。

同时还有新一代图像处理器单元IPU6，完全硬件集成，集成最多6个传感器，支持最高4K90Hz视频输出、4200万像素静态图像输出—;—;初期支持最高4K30Hz、2700万像素。

IO输入输出方面，Tiger Lake集成支持新一代Thunderbolt 4、USB4，最高带宽都是40Gbps，而且物理接口(Type-C)和传输协议都彼此兼容，可以实现一口走天下，当然了Thunderbolt 4更高级一些。

它还在Type-C接口子系统上集成了显示输出，包括DP Alternate模式、Thunderbolt DP Tunneling，还支持独立显卡DP输入接口。

大家期盼已久的PCIe 4.0也得到了原生支持，可以让CPU高带宽低延迟地访问内存，完整带宽8GB/s，相比连接芯片延迟也降低了大约100ns。

电源管理方面，一致结构、内存子系统内集成了自主DVFS(动态电压与频率调节)，提高了全集成电压稳压器(FIVR)的效率，可以根据电压实现频率、电压的动态缩放调节，兼顾高能效与高性能。

Tiger Lake之后，Intel还准备了下一代CPU架构，代号Golden Cove，将会用于明年的下一代Alder Lake酷睿处理器，目前已知的变化有：提升多线程性能、提升AI性能、提升网络与AI性能、强化安全，等等。