了解和管理降压稳压器输出纹波

1.前言

在我们的的新设计电源中，需要在一半的空间放置电容电感器件，这样导致我们的PCB设计布局非常大。

但是如果我们选择了最小的负载点稳压器，并使用最具成本效益的无源元件生成了最紧凑的布局，减小PCB板面。但是然后我们检查看关键的输出纹波，发现纹波超出了我们的预期。这是什么原因导致的呢？

2.分析DCDC纹波出现的原因

让我们首先了解是什么构成了降压 DC/DC 稳压器的输出纹波。它是一个复合波形。

传统上只考虑了图 1 中显示的三个主要元素：

（1）通过在输出电容器的等效串联电阻 (ESR) 上施加电感电流斜坡产生的三角波。22 µF X5R 陶瓷电容器的 ESR 可能仅为 2 mΩ。考虑到 1 A 的电感峰峰值电流纹波，ESR 纹波为 2 mV（如果您使用多个并联电容器则更少）。

（2）由于输出电容而产生的伪正弦分量。对于与上述要点相同的输出电容器和纹波电流，电容纹波将约为 8 mV（对于多个并联输出电容器而言，较小）。

（3）输出电容器等效串联电感 (ESL) 两端产生的方形分量。对于 22 µF X5R 电容器，ESL 约为 0.5 nH，产生约 2 mV 的纹波。

图 1：典型的输出纹波波形

但是，在我们测量的结果在边缘有尖峰，并且当您反转图 2 中所示的电感器时，方波内容会改变极性：

图 2：测量的输出纹波

是什么导致了这些不良成分？更重要的是，你能做些什么呢？

3.纹波的尖峰

当我们选择电感器时，自谐振频率 (SRF) 高于您的稳压器开关频率，因此一切正常。让我们重新审视一下——电感器具有 SRF，因为它具有并联寄生电容。将开关电压的快速边沿施加到寄生电容会产生通过电容器的大电流尖峰，进而在输出电容器的 ESL 两端产生大电压尖峰（参见公式 1）：

       (1)

为了减少这个峰值：

（1）选择寄生电容较小的电感。寻找您需要的电感和额定值的最高 SRF 值。较低的电感往往具有较低的寄生电容（较低的额定电流也是如此），因此不要过度指定电感或额定电流。

（2）减小输出电容 ESL。选择满足您的输出电容要求的最小电容器封装尺寸。并联使用多个较小的电容器意味着每个电容器的封装尺寸（以及 ESL）可以更小，而并联电感器也会降低总 ESL。

（3）降低开关节点的瞬态电压 (dV/dt)（增加 t 值）。一些稳压器可能允许直接控制开关节点边缘，但更多情况下，您可以将一个小电阻与自举电容器串联以减慢边缘。这会影响效率，因此前两个选项更可取。

4.方波

假设我们选择了经济高效的非屏蔽电感器。来自未屏蔽（或树脂屏蔽电感器）的磁场可以扩散到组件的物理主体之外。图 3 中的仿真图显示了非屏蔽开放式磁鼓电感器和全屏蔽模制电感器的磁场。 

图 3：非屏蔽磁鼓和屏蔽模制电感器的磁场（来源：Coilcraft 提供）

这种紧凑的布局在电感器旁边放置了输出电容器。逃逸的磁场耦合到电容器的 ESL（在较小程度上耦合到输出轨道环路）并生成方波分量。当电感反向时，电感中的电流和磁场反向（就像交换耦合电感中的点），因此方波分量反向。

为了减少这种影响：

（1） 选择屏蔽电感以减少产生这种耦合的漏磁通。如果您使用的是非屏蔽或半屏蔽电感，选择 xy 尺寸较大但轮廓较小的电感将降低气隙高度，从而降低边缘通量。

（2） 如上所述减小输出电容ESL。

（3） 不要将输出电容器和跟踪直接放置在电感器旁边，那里是磁场最高的地方。在空间至关重要的情况下，考虑将电感器放置在电路板的另一侧，以翻盖式结构与稳压器电路的其余部分相对。这使输出电容器远离磁场最强的电感器平面。

现在我们可以查看输出纹波波形并拆开不同的组件。通过选择正确的外部无源器件并在布局上做出一些谨慎的决定，我们仍然可以实现微型、经济高效的解决方案并优化应用的输出纹波。