处理器是如何工作的?什么是处理器缓存?

如今，很多系统都以处理器为核心而建造的。因为，处理器赋予了机器计算、处理信息等能力。为增进大家对处理器的认识，本文将对处理器的工作原理以及处理器缓存予以介绍。如果你对处理器具有兴趣，不妨继续往下阅读哦。

一、处理器工作原理

冯诺依曼体系结构是现代计算机的基础。在该体系结构下，程序和数据统一存储，指令和数据需要从同一存储空间存取，经由同一总线传输，无法重叠执行。根据冯诺依曼体系，CPU的工作分为以下 5 个阶段：取指令阶段、指令译码阶段、执行指令阶段、访存取数和结果写回。

取指令(IF，instruction fetch)，即将一条指令从主存储器中取到指令寄存器的过程。程序计数器中的数值，用来指示当前指令在主存中的位置。当 一条指令被取出后，PC中的数值将根据指令字长度自动递增。

指令译码阶段(ID，instruction decode)，取出指令后，指令译码器按照预定的指令格式，对取回的指令进行拆分和解释，识别区分出不同的指令类 别以及各种获取操作数的方法。现代CISC处理器会将拆分已提高并行率和效率。

执行指令阶段(EX，execute)，具体实现指令的功能。CPU的不同部分被连接起来，以执行所需的操作。

访存取数阶段(MEM，memory)，根据指令需要访问主存、读取操作数，CPU得到操作数在主存中的地址，并从主存中读取该操作数用于运算。部分指令不需要访问主存，则可以跳过该阶段。

结果写回阶段(WB，write back)，作为最后一个阶段，结果写回阶段把执行指令阶段的运行结果数据“写回”到某种存储形式。结果数据一般会被写到CPU的内部寄存器中，以便被后续的指令快速地存取;许多指令还会改变程序状态字寄存器中标志位的状态，这些标志位标识着不同的操作结果，可被用来影响程序的动作。

在指令执行完毕、结果数据写回之后，若无意外事件(如结果溢出等)发生，计算机就从程序计数器中取得下一条指令地址，开始新一轮的循环，下一个指令周期将顺序取出下一条指令。

二、处理器缓存

所谓处理器缓存，通常指的是二级高速缓存，或外部高速缓存。即高速缓冲存储器，是位于CPU和主存储器DRAM(Dynamic RAM)之间的规模较小的但速度很高的存储器，通常由SRAM(静态随机存储器)组成。用来存放那些被CPU频繁使用的数据，以便使CPU不必依赖于速度较慢的DRAM(动态随机存储器)。L2高速缓存一直都属于速度极快而价格也相当昂贵的一类内存，称为SRAM(静态RAM)，SRAM(Static RAM)是静态存储器的英文缩写。由于SRAM采用了与制作CPU相同的半导体工艺，因此与动态存储器DRAM比较，SRAM的存取速度快，但体积较大，价格很高。

处理器缓存的基本思想是用少量的SRAM作为CPU与DRAM存储系统之间的缓冲区，即Cache系统。80486以及更高档微处理器的一个显著特点是处理器芯片内集成了SRAM作为Cache，由于这些Cache装在芯片内，因此称为片内Cache。486芯片内Cache的容量通常为8K。高档芯片如Pentium为16KB，Power PC可达32KB。Pentium微处理器进一步改进片内Cache，采用数据和双通道Cache技术，相对而言，片内Cache的容量不大，但是非常灵活、方便，极大地提高了微处理器的性能。片内Cache也称为一级Cache。

由于486，586等高档处理器的时钟频率很高，一旦出现一级Cache未命中的情况，性能将明显恶化。在这种情况下采用的办法是在处理器芯片之外再加Cache，称为二级Cache。二级Cache实际上是CPU和主存之间的真正缓冲。由于系统板上的响应时间远低于CPU的速度，如果没有二级Cache就不可能达到486，586等高档处理器的理想速度。二级Cache的容量通常应比一级Cache大一个数量级以上。在系统设置中，常要求用户确定二级Cache是否安装及尺寸大小等。二级Cache的大小一般为128KB、256KB或512KB。在486以上档次的微机中，普遍采用256KB或512KB同步Cache。所谓同步是指Cache和CPU采用了相同的时钟周期，以相同的速度同步工作。相对于异步Cache，性能可提高30%以上。

目前，PC及其服务器系统的发展趋势之一是CPU主频越做越高，系统架构越做越先进，而主存DRAM的结构和存取时间改进较慢。因此，缓存(Cache)技术愈显重要，在PC系统中Cache越做越大。广大用户已把Cache做为评价和选购PC系统的一个重要指标。

以上便是此次小编带来的“处理器”相关内容，通过本文，希望大家对处理器的工作原理以及处理器缓存具备一定的了解。如果你喜欢本文，不妨持续关注我们网站哦，小编将于后期带来更多精彩内容。最后，十分感谢大家的阅读，have a nice day!