一种0.1-1.2GHz的CMOS射频收发开关芯片设计

设计了一种低插入损耗、高隔离度的全集成超宽带CMOS射频收发开关芯片。该电路采用深N阱体悬浮技术，在1.8V电压供电下，该射频开关收发两路在0.1-1.2GHz内的测试结果具有0.7dB的插入损耗、优于-20dB的回波损耗以及-37dB以下的隔离度。

目前，全球无线通信系统正处于快速发展进程中，无线通信“行业专网”系统也正处于飞速发展的黄金时期。我国无线通信行业专网所用频点和带宽种类繁多，其频率 主要集中在0.1-1.2GHz。各专网使用不同的频点、射频带宽和信号带宽，标准不统一，导致各行业专网设备所用的射频芯片不同，同时对各个窄带射频前 端芯片的需求难以形成规模效应，且成本高、配套困难。目前行业专网所用的窄带射频前端芯片多数被国外公司所垄断，因此我们国家迫切的需要一套面向 0.1-1.2GHz行业专网频段的无线宽带射频收发芯片，以满足新一代宽带无线移动通信网的基本需求。

射频无线收发芯片已经在手机、 雷达、无线局域网(WLAN)及广播等多个窄带或宽带无线收发系统中得到了广泛应用。从频域来看，超宽带与传统的窄带和宽带有着明显的区别，超宽带的相对 带宽(信号带宽与中心频率之比)通常要在25%以上。此，0.1-1.2GHz频段无线宽带射频收发芯片属于超宽带电路。目前,在CMOS工艺下，国 际、国内尚无成熟商用超宽带射频收发芯片解决方案可以满足该频段的设计需求。

无线超宽带射频收发芯片由射频收发开关(T/R Switch)、低噪声放大器(LNA)、混频器(Mixer)、功率放大器(PA)、滤波器等多个电路模块组成。射频收发开关(T/R switch)作为无线宽带收发芯片的最前端电路，主要作用是控制整个收发机芯片的接收与发射状态的切换(如图1所示)，它连接着收发天线、低噪声放大器和 功率放大器，是收发芯片中的关键模块。传统射频收发开关的制造工艺有很多，目前市场常见的产品绝大部分采用的是III-V族工艺或者PIN二极管等分立器 件。这类开关的优点是功耗较低，并且隔离度较好。然而它们的缺点是成本高、功耗大，并且占用面积也较大。随着工艺技术的不断发展，CMOS技术因其具有高 集成度、低成本和低功耗等突出优点，使得采用CMOS工艺实现射频收发开关已经成为一种必然的趋势。

图1 射频收发开关工作原理图

插入损耗、隔离度和线性度，是衡量射频收发开关特性的三个关键指标，除此之外，回波损耗也是一项主要指标。传统的对称式射频收发开关普遍采用普通的四个 NMOS管串并联结构进行设计。这种结构的优点是隔离度较好，但是一定程度上会恶化插入损耗和线性度，其典型仿真插入损耗为1dB左右。2008年，在基本的NMOS管串联结构基础上，采用深N阱工艺的NMOS器件，运用一种改进型的体悬浮(body-floating)技术，实现了 一个宽带射频收发开关。与传统的串并联结构开关电路相比，该结构具有更高的线性度以及更低的插入损耗等优点。

本文中所设计的 射频收发开关是在典型的串并联结构的电路基础上，结合参考文献中所述的衬底悬浮技术，实现了各项指标的良好折中。本文中的开关电路不仅具有较高的隔 离度特性，并且在线性度上也会有较大的改善。测试结果显示，该射频开关在0.1-1.2GHz频段内实现了低于-37dB隔离度和0.7dB的插入损耗， 基于RFID 433MHz及GSM-R 900MHz典型应用频段中，具有高于22dBm的1dB压缩点。

1 方案设计

图2(a)所示的为体悬浮技术所采用的深N阱工艺的NMOS器件截面图。通常，开关线性度 的恶化原因是由于器件在工作状态下瞬时导通的寄生二极管造成的。由于深N阱的存在，器件中会产生两个额外的寄生二极管，分别为P阱/深N阱二极管和深N阱 /P型衬底二极管。因此，当P阱被一个大电阻悬空接地，同时深N阱接高电位后(如图2(b)所示)，所有的二极管都不会正向导通，不会产生闩锁效应，从而 提高了整个电路的线性度。在本文的电路设计中，深N阱采用的是1.8V电压偏置。

图2 (a)深N阱NMOS晶体管截面图

(b)NMOS管电阻连接说明图

图3 宽带射频收发开关设计原理图

图3所示为该宽带射频收发开关设计的电路原理图，该电路在典型的串并联结构基础上，采用体悬浮技术的深N阱工艺的NMOS器件。从图中可以看出，晶体管M2 和M4串联，中间为天线端，M1和M3并联在接收端RX和发射端TX。该电路收发两路完全对称，所有器件均采用深 N阱1.8V 薄氧型RFNMOS管。

在整个电路中，晶体管M2和M4起开关作用，用于选择电路的收发状态。当VDD为1.8V，VSS为-1.8V时，晶体管M2、M3导通，M1、M4截止， 开关处于接收模式，此时RF信号从天线流入到RX端。由于源漏电容Cds的存在，部分信号会从M4耦合到电路Tx端。此时M3处于导通状态，可以将M4耦 合过来的信号导通到地，由此便提高了开关的隔离度。当VDD为-1.8V，VSS为1.8V时，开关处于发射模式，与接收模式的原理基本相同。电阻R1、 R5、R7和R12与NMOS管深N阱相连接，用于给深N阱加偏压;栅极电阻R3、R6、R9和R11用来提高隔离度;R2、R4、R8和R10接晶体管 体端，用于体端悬浮。并且，为了进一步提高隔离度，所有体悬浮电阻的阻值都应足够大。

本宽带射频收发开关电路中，晶体管M1、M3尺寸为96μm/0.18μm，M2、M4尺寸为200μm/0.18μm，电阻R1~R12均为9K ohm。该电路采用Cadence SpectreRF 对开关电路进行电路设计、仿真优化。

2 测试结果

本开关电路设计采用GLOBALFOUNDRIES 0.18μm CMOS工艺。开关电路核心面积为0.015mm2，包括芯片测试焊盘的整体面积为0.53mm2，图4为该射频收发开关芯片显微照片。本次芯片片上测试 环境基于Cascade Summit 探针平台，如图5所示，采用Rohde & Schwarz的矢量网络分析仪ZVA40，使用TOSM(through-open-short-match)方法进行仪器校准。测试过程中，深N阱偏 置电压VCC始终为1.8V, 控制电压VDD和VSS为1.8V或-1.8V。输入、输出采用GSG射频探针进行片上测试。[!--empirenews.page--]

图4 射频收发开关芯片照片(接收状态)

图5 射频收发开关测试平台照片

图6 接收模式下插入/回波损耗测试结果

图7 接收模式下隔离度测试结果

图6和图7均为该射频开关在接收状态下S参数测试结果。从图6中可以看出，在0.1-1.2GHz频段范围内，开关的插入损耗(S21)为-0.7dB左 右，且平坦度良好，输入、输出回波损耗(S11和S22)小于-20dB;从图7中可以看出，在整个频段内射频开关的隔离度(S13)均大于37dB，具 有良好的隔离特性。由于采用全对称结构，该射频开关在发射状态下的S参数测试结果与接收状态下相比基本相同。图8所示的为该收发开关在433MHz及 900MHz频率下的输出功率曲线及1dB压缩点。测试结果表明，两个频率的输出功率曲线1dB压缩点分别为23.1dBm和22.7dBm，且功率压缩 特性基本一致。

图8 输出1dB压缩点测试结果

结束语

本文设计了一种性能良好的超宽带全集成CMOS 射频收发开关芯片，芯片总面积为0.53mm2。测试结果表明，在1.8V电压供电条件下，该射频开关在0.1-1.2GHz频段内收发两路均可达到 0.7dB左右的插入损耗，小于-20dB的回波损耗以及优于37dB的隔离度。并且，在433MHz和900MHz频率下可分别实现23.1dBm和 22.7dBm的线性度。该电路满足0.1-1.2GHz频段无线宽带射频收发芯片的基本设计需求，并适用于RFID和GSM-R系统中的典型应用。