短波软件无线电通信系统中的DSP技术

短波软件无线电通信系统中的dsp技术 赵明忠(南京林业大学信息科学技术学院南京210037) 软件无线电的基本思想是以一个通用、标准、模块化的硬件平台为依托，用软件编程来实现无线电通信系统的各种功能，从基于硬件、面向用途的通信系统设计方法中解放出来。软件无线电主要由天线、射频前端、宽带a／d-d／a转换器、数字信号处理器（dsp）及各种软件组成。dsp是软件无线电的核心，他要完成全部基带处理功能。

随着无线通信频段的升高，由于受硬件器件的制约，在实现理想软件无线电过程中，有两种演进结构即中频数字化软件无线电结构和基带数字化软件无线电结构。本文详细讨论一种采用中频数字化软件无线电结构的实用短波软件无线电接收机中的数字信号处理技术。

1 短波软件无线电接收机的硬件组成

短波软件无线电接收机的硬件组成如图1所示。

图中射频转换模块（rf）包括2个混频器和相应的模拟滤波器，以产生合适的中频宽带信号；模／数转换部分，采用了二中频并行a／d转换方案，所选芯片为ad9240；数字信号处理模块中的数字下变频部分，其完成的功能主要有：下变频、滤除带外噪声、降低采样率等。主要指标有动态范围、抽取滤波器的性能、频率分辨率和输出信号的精度等。所选芯片为harris公司生产的hsp50016； 数字信号处理模块中的数字信号处理部分，主要完成信息解调、控制射频前端和接收面板cpu的控制信号等任务。我们要求该部分的微处理器芯片速度快、精度高及具有较多便捷的信息传输通路和通信端口。所选芯片为ti公司生产的tms320c31。信号接收过程为：天线接收到的高频信号(15 khz~30 mhz)以后，与可调本地振荡器(lo1频率为：62.5~92.5 mhz)相混频，得到期望的第一中频信号(62.5 mhz)，再与本地固定振荡器(lo2频率为：62.5 mhz) 混频产生第二中频信号(2.5 mhz)。然后对此中频信号用10 mhz的采样率进行a／d并行采样，采样后的数字信号处理采用专门数字处理器件hsp50016和通用dsp芯片（tms320c31）联合处理方式，在数字信号处理模块，先采用数字下变频器hsp50016对该数字信号进行下变频、抽取，得到正交的2路i，q号，然后再根据面板发出的解调方式来对信号进行解调及信号分析等。解调后把信号送往d／a口，对fsk调制方式来说，解调后信号直接送出数据(data)。

2 短波软件无线电接收机中的数字信号处理

2.1 数据流的输入

参见图1，在中频2.5 mhz上以10 mhz的采样率fs完成量化后，其14位的并行数据进入数字下变频器hsp50016，hsp50016把fs=10 mhz的14位并行数据变为24位的fs=39062.5 hz的行数据送到dsp的串行口。在dsp里，通过串口中断接收这些数据。数据输出时，dsp将处理后的上、下边带信号以fs=39062.5 hz采样率分别送往各自的d／a。

hsp50016输出数据的格式为先i后q，循环如此，每对数据的发送率是39.0625 khz(t=25.6 s)。udsp是通过串口中断取得这些数据的。这就产生一个问题：udsp怎么知道当前取到的数据是i还是q呢

通过对hsp50016的分析，我们知道，i，q信号并非各占t／2。hsp50016发送i或q所需时间是由串口时钟及数据长度决定的。我们定义hsp50016的串口时钟为5 mhz(不能定义为2.5 mhz，因为信号的中心频率为2.5 mhz ，而串口时钟的幅度较大，这样会有一部分时钟信号渗漏到信号中，从而使解调的质量大大下降。)，数据长度为24位，加上起始及停止位，共26位。

这样发送i所需时间为：


hsp50016发送i，q数据与c31中断及定时器计数值之间的时序关系如图2所示

图2(a)是hsp50016发送i，q数据的顺序及时宽。
图2(b)是hsp50016发送i，q数据的具体过程。
图2(c)是dsp串口的接收过程及串口中断的发出时机。
图2(d)表示dsp响应串口中断的过程及在i，q中断期间定时器的记数情况。
根据式(1)及图2所表示的逻辑关系，我们只要在程序中设置一个定时器即可区分出i或q信号。设定时器采用c31内部时钟(c31的工作频率为60 mhz)，即计数频率为15 mhz，则发送i时可计数：
5.2×15=78个 (2)
而发送q可计数：
20.4×15=306个 (3)
由式(2)、式(3)可得，当计数值＞200时，此时发送的数据为i(实际值应该在306左右)；反之则为q。

2.2 数据的处理与输出

由前面的分析可得，每一对i，q数据的采样间隔为25.6 μs。其中i中断占时5.2μs，q中断占时20.4 μs。而对信号进行处理时，必须等q到来之后才能进行处理。所以对信号的解调处理放在q中断内进行。而在i中断内，进行自动增益控制（agc）等运算。

中断处理流程如图3所示。

定时器timer0用于i，q判断。
iorqjudgeflag用于表明第1次进中断的i，q判断无效。
2.3 上边带信号处理udsp主程序结构
由图1可见，dsp收到