首家！Altera 20nm产品采台积电铜凸块封装技术

美商Altera与台积电(2330)今(21日)共同宣布，双方将携手合作，采用台积所拥有专利的细间距铜凸块封装技术，为Altera打造20nm Arria 10 FPGA与SoC，而Altera也成为首家采用台积此先进封装技术进行量产的公司，成功提升其20nm元件系列之品质、可靠性与效能。


Altera全球营运及工程副总裁Bill Mazotti表示，台积提供了一项非常先进且高度整合的封装解决方案，来支援Altera的Arria 10元件，该项产品为业界最高密度的20nm FPGA单晶片。而台积的细间距铜凸块封装技术，不仅为Arria 10 FPGA与SoC带来相当大的助力，并且协助Altera解决在20nm封装技术上所面临的挑战。

相较于一般标准型铜凸块解决方案，台积先进的覆晶球闸阵列(Flip Chip BGA)封装技术，利用细间距铜凸块提供Arria 10元件更优异的品质与可靠性，此项技术能够满足高效能FPGA产品对多凸块接点的需求，亦提供较佳的凸块焊接点疲劳寿命，并且改善电迁移(Electro-migration)以及超低介电系数介电层(Extra Low-K Layer)之低应力表现，对于使用先进矽晶技术生产的产品而言，这些都是非常关键的特性。

台积北美子公司资深副总经理David Keller表示，台积铜凸块封装技术，是针对使用超低介电材料以及需要微间距(小于150微米)凸块的先进矽晶产品，创造卓越的价值，台积很高兴Altera采用此高度整合的封装解决方案。

Altera将开始发售采用台积20SoC制程与此创新封装技术所生产的Arria 10 FPGA，Altera表示，Arria 10 FPGA与SoC具备在FPGA业界中最高密度的单一晶片，与先前的28nm Arria系列相比，此全新系列元件功耗减少高达40%。

台积进一步说明，铜凸块封装技术适合应用于大尺寸晶片及细间距产品，此项技术包含台积可制造性设计(DFM)/可靠性设计(DFR)实作工具，能够针对较宽的组装制程参数范围及较高的可靠性进行封装设计与结构的调整，此项技术的生产级组装良率优于99.8%。