迈开3D IC量产脚步　半导体厂猛攻覆晶封装

半导体设备、封测厂今年将扩大高阶覆晶封装(Flip Chip)研发支出。随着半导体开始迈入3D IC架构，晶片封装技术也面临重大挑战，因此一线半导体设备厂、封测业者皆积极布局高阶覆晶封装，并改革相关技术、材料，期配合矽穿孔(TSV)制程发展，实现3D IC商用。

应用材料半导体事业群金属沉积产品全球产品经理欧岳生认为，半导体制程微缩须与封装技术同步演进，才能真正发挥效能提升、功耗锐减的效益。
应用材料(Applied Materials)半导体事业群金属沉积产品全球产品经理欧岳生表示，以往半导体封装技术的重要性不如制程演进，然而，随着晶片设计益趋复杂，所搭配的封装制程难度也同步提高；尤其步入2.5D/3D IC时代后，晶圆代工及封测业者为让晶片在不影响占位空间的前提下，顺利向上堆叠并协同运作，第一步就是要导入先进晶圆级封装(WLP)、覆晶封装技术，以打造优良的锡球下层金属(Under Bump Metallurgy, UBM)并巩固3D IC底层结构。

欧岳生指出，目前半导体产业陷入将3D IC与矽穿孔划上等号的迷思，认为只要该技术完备就能量产3D IC；但实际上，开发3D IC包含许多道工序，首先晶圆代工业者须完成晶圆薄化，并以矽穿孔制程凿穿晶圆进行堆叠，后续则须借重封测厂导入高阶覆晶封装，让铜柱(Pillar)、晶圆锡球(Bump)在更小的晶圆开孔中接合，并克服薄晶圆可靠度、应力和低介电材料损坏(Low K Damage)等问题，才能顺利将产品推向市场。

由此可见，封装技术之于3D IC制造，重要程度并不逊于矽穿孔制程，并将成为实现3D IC的临门一脚。欧岳生也透露，应用材料正携手台湾一线封测业者，透过其在新加坡设立的先进封装技术中心，积极提升半导体覆晶技术；同时也致力改良化学气相沉积(CVD)、物理气相沉积(PVD)等设备，协助半导体制造商布局高阶制程与覆晶封装方案。

与此同时，因应薄晶圆制程在高温贴合或剥离聚合物(Polymer)时，常面临弯曲、不均匀等问题，应用材料也快马加鞭研发低温聚合物材料，以提高薄晶圆可靠度与稳定性，避免温度影响品质。

据市场研究机构Prismark预估，高阶覆晶封装产值可望从2011年的97亿2,000万美元成长到2016年的157亿7,000万美元。现阶段，包括日月光、艾克尔(Amkor)、矽品和星科金朋(STATS ChipPAC)、力成等全球前五大封测厂，均开始冲刺高阶覆晶封装产能，2013年预期将再扩大资本支出，卡位28、20奈米(nm)，以及3D IC封装市场商机。