富士通研究所参考展出三维封装的芯片连接技术

通过此次技术进行CoW连接的300mm晶圆。（点击放大）

展板。（点击放大）
富士通研究所在“第13届半导体封装技术展”上，参考展出了不使用焊锡，在低温（225℃）下使铜凸点进行固相扩散的三维封装芯片连接技术，并展出了采用该技术进行CoW（Chip on Wafer）连接的300mm晶圆。

目前，CoC（Chip on Chip）等三维封装的芯片连接技术大多采用焊锡凸点，但难以在确保底部填充所需凸点高度的同时实现窄间距，因为焊锡凸点之间会相互接触。为此，业界一直在讨论采用铜柱的焊锡连接，但存在连接部分会形成合金，导致连接可靠性降低的课题。

为此，富士通研究所开发出了不使用焊锡在低温下直接接合铜凸点的技术。在形成铜凸点的晶圆上涂上底部填充材料后，将底部填充材料与铜凸点统一切削形成平坦面，将需要连接的晶圆做同样处理后，在大气中对两个平面进行热压焊。在通过切削形成的平坦面上，铜表面会形成非晶质，因此可通过接合时的加热工序轻松地进行再结晶。所以，接合时的温度为225℃，低于Sn-Ag回流焊接温度。

新技术可用于微处理器和缓存的层叠连接等。主要面向2018～2020年前后的高端计算用途。（记者：木村 雅秀，《日经电子》）