22nm后英特尔FinFET可能需要使用SOI

GSS公司CEO Asen Asenov得出的结论是：在22nm之后，英特尔或许必须为其FinFET采用绝缘层上覆矽(SOI)晶圆。这或许也将对准备在晶片制程中导入FinFET技术的晶圆厂带来启示。

GSS 已经进行了一些FinFET的TCAD模拟，并在其部落格上探讨英特尔的22nm FinFET元件剖面图实际上是更接近三角形的梯形，而非矩形。

而这次，GSS比较了不同形状FinFET元件的导通电流(on-current)。GSS指出，在逻辑应用中，多个鳍是并联连接的，这使其具备非常平均的特性，但在SRAM电路中，单一鳍的变化则成为了特性和性能限制的关键。

三个以Garand模拟域覆盖的英特尔FinFET元件TEM影像。/ 资料来源：GSS公司

GSS表示，尽管三个FinFET元件的鳍外形存在着显著差异??，但导通电流的差距都在4%以内。

[!--empirenews.page--]

“与整片晶圆上所有晶片的制程变异相比，4%的变化算是很微小的。但这仍然是额外的变异，”Asenov说。他进一步指出，模拟结果显示，FinFET制造技术是高度复杂且难以实现的，部份原因是缺乏可在电晶体之间提升浅沟槽隔离氧化物的平面化制程。而这可能会导致块状FinFET的高度改变。

Asenov承认，他们必须用假设数字来进行模拟。他们假设这些鳍实际上是未掺杂的，但在鳍的下方却具有一个穿透固定器(punch-through stopper)掺杂物区域。“我们并不知道掺杂情况(dopant profiles)和应力，但我们尽力做出合理的假设，”Asenov说。

导通电流、离子和闸极长度。/ 资料来源：GSS公司

GSS同时展示针对宽度为10nm和8nm的矩形FinFET元件模拟结果，并表示英特尔应该还会继续微缩下去。“如果你可以制造出矩形的FinFET元件，你就能得到大约20%左右的性能改进。”

Asenov s指出，从块状FinFET转移到在SOI上建构FinFET元件，有助于解决一些问题。“埋入式氧化层意味着不会再有填充沟槽的问题。而鳍高度则取决于氧化层上的矽元件深度。”

Asenov进一步指??出，他认为块状FinFET很难再微缩到16nm或14nm。SOI将有助于推动FinFET朝16nm甚至11nm发展。当然，晶圆会更昂贵，但晶圆厂总会知道如何节省成本。

GSS和格拉斯哥大学(University of Glasgow)的研究人员曾在2011年的国际电子元件会议(IEDM)上发表在SOI上实现FinFET的论文，该论文同时探讨了他们如何满足11nm CMOS节点对更低变异性的要求。