芯片业高层：前进到7nm没有问题

IBM的专家指出，下一代的20nm节点可支援最佳化的低功耗和高性能制程技术。而GlobalFoundries将在今年八月决定，是否提供这些不同的制程选项。

这些仅仅是今年度GSA Silicon Summit 上讨论的两个焦点。与会的晶片业高层还讨论了预计在2014年到来，但仍面临诸多挑战的3D IC ，以及脚步缓慢但仍然预见可朝7nm 迈进的CMOS 微缩技术。[!--empirenews.page--]

“台积电最近表示其20nm 节点在制程最佳化方面并没有显著差异，但我并不这么认为，” IBM 院士暨微电子部门首席技术专家Subramanian Iyer说。“我相信，在相同的节点上??，你可以拥有两种不同的制程，”他在主题演讲中表示。

事实上， GlobalFoundries 正在考虑是否是在为20nm 提供高性能和低功耗制程。

“我们仍在与主要客户讨论该做些什么，针对性能和功耗方面，可能要做出更多取舍，” GlobalFoundries 先进技术架构主管Subramani Kengeri表示。

他指出， 20nm 的变化空间可能相对更加狭小，而且从经济面来看也未必可行。IBM的Iyer则认为，台积电决定仅提供一种20nm制程，其经济面的考量可能多于技术面。

接下来，采用FinFET的14nm制程，则将为晶片产业开创更大的机会，如提供0.9V的高性能版本，以及0.6V的低功耗变种制程等。此外，与传统转移到一个新制程节点相较，14nm节点可提供的利益也预估将高出两倍之多。

从历史角度来看，要为每一个节点提供不同制程变化，都会需要在基础制程上添加独特且复杂的特性，IBM的Iyer说。他指出，过去，我们在每一代制程节点都拥有不同功能的制程，现在不大可能骤然让它们完全消失。

[!--empirenews.page--]
20nm仍有变化空间??，Subramanian Iyer说。

2014年，迎接3D IC到来

此外，晶片业高层也探讨了几种可望在2014年量产，采用矽穿孔(TSV)的3D IC。

思科系统(Cisco Systems)封装专家暨技术品质部副总裁Mark Brillhart表示，3D IC将改变游戏规则。他认为3D IC将有几种不同的形式，而且很快就会步入大量应用。

“自1996年的覆晶封装技术热潮以来，我从未想像过封装技术能再次令人感到振奋，”Brillhart说。

高通(Qualcomm)“非常高兴”能在实验室中采用Xilinx的2.5D FPGA来开发原型，高通工程部副总裁Nick Yu表示。他预计，运用TSV来链接Wide I/O的高阶智慧手机用行动应用处理器最快今年或明年便可问世。

“我们会在许多不同领域看到这些强大的3D技术，”IBM的Iyer表示，他们已经制造出了数款使用TSV堆叠处理器和DRAM的原型产品。

[!--empirenews.page--]目前的CPU有8～12个核心，未来还将朝采用3D IC技术，堆叠24个核心与DRAM还有散热片的方向发展。IBM也对于'在矽中介层上建构系统'(system on an interposer)的2.5D模组深感兴趣，在这些模组中，记忆体晶片在矽基板上围绕着处理器而建置，并使用去耦电容来改善功率调节性能。

“这个领域不断出现更多的创新，它们将带来更显著的差异化，但共同点在于它们都将提供适合行动应用的优势，”他补充说。

但3D晶片仍有许多待解的难题。工程师仍不知如何解决3D IC产生的热问题，他们需要新的测试策略和制造工具，他们也正在推动各领域的设计师们形成新的供应链，就各种技术和商业问题展开深入合作及探索。

“现阶段，成本是3 D晶片面临的最大问题，”高通的Yu表示。

他表示，台积电提出的端对端(end-to-end) 3D服务会是低成本的说法并不能让他信服。他进一指出，不同的3D产品会需要不同的供应链。

“设备占单位成本很大一部份，”日月光集团(ASE Group)工程暨业务部资深副总裁Rich Rice说。该公司正在安装接合／分离(bonding/de-bonding)、晶圆薄化和其他负责处理所谓3D制程中间步骤的设备。“即使是在较传统的后段制程领域，当我们决定量产，我们也必须担负必要的资本支出，”Rice说。

应用材料(Applied Materials)发言人指出，业界需要新的3D系统，设备制造商正在努力准备为450mm晶圆和20、14nm节点做准备。

[!--empirenews.page--]

思科的Brillhart表示，他担忧的事情还有很多，包括为了找到让3D晶片获利的可行方法，彼此竞争的公司有时也必须合作。

摩尔定律步伐缓慢

好消息是，专家们认为，一直到至少7nm节点，都不会出现根本性的障碍。但坏消息则是“更微小节点的优势正不断被侵蚀，”IBM的Iyer说。

罪魁祸首就微影技术。今天业界采用的193nm浸入式微影技术已经被要求用在22甚至14nm节点。

“这导致了愈来愈高的成本，”Iyer说。“另外，复杂的图形解决方案也让我们感到焦虑。”

微影成本确实会在20nm和14nm节点剧烈飙升，GlobalFoundries的Kengeri表示。他指出，额外的复杂性以及制程和设计成本，是让传统晶片产业每两年跨越一个技术世代的时程开始延长的主要原因之一。

业界多花费了三季的时间来达到符合品质要求的32/28nm技术节点，这要比过去所花费的时间多出一季，Kengeri说。[!--empirenews.page--]“可看到整个产业的脚步正在趋缓，”他表示。

根据美林(Merrill Lynch)的报告，一个14nm的SoC专案成本可能会上扬到2.5亿美元，Marvell Semiconductor制造部副总裁Roawen Chen说。光罩成本约700万美元，且从投片到产出首个矽晶片的时间可能会延长到六个月，他表示。

“事实是它将变得更加昂贵，”Chen说。

但也有好消息，IBM的研究人员已经发现了制造出仅内含25个原子元件的方法，这为迈向7nm制程节点开启了全新道路。“在朝7nm前进的道路上，我们并没有看到根本性的问题存在，”Iyer说。