东电电子将一举投放5款三维TSV装置

（点击放大）




“Synapse V”（点击放大）
东电电子（TEL）一举投产了5款用于三维封装的TSV（硅通孔，through silicon via）制造装置，并在“Semicon Japan 2011”（2011年12月7～9日，幕张Messe会展中心）上展示。投产的是硅深蚀刻装置、聚酰亚胺成膜装置以及3款晶圆键合关联装置。TEL表示，实现三维积层元器件所面临的一大障碍是量产成本问题，今后该公司将针对这一点提出解决方案。

硅深蚀刻装置方面，作为“Tactras UD”的后续机型，TEL将投放“Tactras FAVIAS”。据介绍，该装置可将用来形成TSV的蚀刻成本降低约30％。传统的硅深蚀刻多采用反复成膜及蚀刻的方式。其原因是，只单纯蚀刻的方式存在与掩模的选择比过小的问题。此次通过提高等离子密度改善了与掩模的选择比，由此将蚀刻速度由原来的10μm/分钟提高到了15μm/分钟。结果，便不再需要反复成膜与蚀刻的复杂工艺，因而可降低蚀刻成本。

聚酰亚胺成膜装置方面，TEL开发出了“TELINDY PLUS VDP”。TSV形成存在的课题之一是，很难在低温下形成阶梯覆盖率较高的绝缘膜。TEL采用蒸镀聚合技术解决了这一课题，在深宽比为10:1的通孔侧壁上，以200℃的低温形成了阶梯覆盖率达到100％的聚酰亚胺绝缘膜。据TEL介绍，采用该技术形成的绝缘膜，其应力减小至原来的十分之一。因此，在晶圆上形成薄膜时，还能减轻晶圆因应力影响而翘曲的问题。

晶圆键合关联装置方面，此次投产了“Synapse”系列的3款产品。以三维方式层叠形成了TSV的元器件时，晶圆之间需要粘合或剥离。TEL为该工序分别开发出了可临时粘合晶圆的装置“Synapse V”、将临时粘合的晶圆剥离的装置“Synapse Z”，以及最终粘合晶圆（为防止其脱落而完全粘合）的装置“Synapse S”。据TEL介绍，为了之后易于剥离，临时粘合时需使用专用材料，但在最后粘合时无需使用。另外，此次的装置还曾在背面照射（BSI）型CMOS图像传感器的晶圆粘合上使用过。（记者：长广 恭明，Tech-On!）