台积电先推TSV 3D芯片可击败英特尔FinFET？

根据台湾对外贸易发展协会(TAITRA)日前所发布的一份报告，芯片代工巨擘台积电(TSMC)公司可望在2011年底前推出首款具3D互连的半导体产品，因而可能和已经宣布即将推出首款3D芯片的英特尔形成潜在的竞争关系。

TAITRA发表的这份报告中引用一项匿名的消息来源指出，台积电预计推出3D芯片的时间点刚好与全球最大芯片制造商──英特尔的3D产品时间表不谋而合。英特尔公司在今年五月时曾大张旗鼓地宣布将在今年年底前开始大量生产采用三栅极晶体管的3D芯片(参阅电子工程专辑报道：图解英特尔提前量产3D晶体管，进入22nm时代)。

虽然TAITRA的报告可能使台积电与英特尔处于竞相推出首款3D芯片的竞争地位，但事实上这两种3D技术是相当不同的。台积电和其他厂商为此3D互连芯片开发相关技术已经有很长一段时间了。他们采用一种“硅过孔”(TSV)技术，在相同的封装中直接穿过封装芯片垂直连接不同的晶片层。而英特尔的三闸技术事实上是一种3D晶体管，即所谓的“鳍场效应晶体管”(FinFET)──以其硅晶通道就像是从半导体基板突出的一种鳍状设计。

根据TAITRA的分析报告，台积电的这种3D技术可为单一芯片增加1,000倍的晶体管密度，预计能让3D设备耗用更少50%的能源。此外，根据这份报告，这种新3D技术还能够解决一些以往传统“平面”晶体管所带来的难题──电子只能进行2D的迁移或移动。


基于硅过孔技术的3D芯片堆叠结构

这份报告中也引述了台积电资深研发副总裁蒋尚义的话：台积电一直与芯片封装厂、自动化软件设计供应商们密切合作，以实现商用化的3D芯片技术。

基于硅过孔技术的3D IC

基于硅过孔(TSV，Through Silicon Via)技术的3D IC是一种系统级架构的新方法，内部含有多个平面器件层的叠层，并经由穿透硅通孔在垂直方向实现相互连接。采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提升芯片运行速度，降低芯片的功耗。在设计阶段导入3D IC的概念，可以将一个完整、复杂的芯片，拆分成若干子功效芯片，在不同层实现，既增强了芯片功能，又避免了相关的成本、设计复杂度增加等问题。


TSV微导孔的结构图

尽管最近几年以TSV穿硅互联为代表的3D芯片技术在各媒体上的出镜率极高，但许多人都怀疑这种技术到底有没有可能付诸实用，而且这项技术的实际发展速度也相对缓慢，目前很大程度上仍停留在“纸上谈兵”的阶段。不过，许多芯片制造商仍在竭力推进基于TSV的3D芯片技术的发展并为其投入研发资金，这些厂商包括IBM,Intel，三星，东芝等等，3D芯片技术的优势在于可以在不需要改变现有产品制程的基础上增加产品的集成度，从而提高单位芯片面积内的晶体管数量。

三栅极3D晶体管技术(FinFET)

传统“平面的”2-D平面栅极被超级纤薄的、从硅基体垂直竖起的3-D硅鳍状物所代替。电流控制是通过在鳍状物三面的每一面安装一个栅极而实现的(两侧和顶部各有一个栅极)，而不是像2-D平面晶体管那样，只在顶部有一个栅极。更多控制可以使晶体管在“开”的状态下让尽可能多的电流通过(高性能)，而在“关”的状态下尽可能让电流接近零(即减少漏电，低能耗)，同时还能在两种状态之间迅速切换，进一步实现更高性能。



就像摩天大楼通过向天空发展而使得城市规划者优化可用空间一样，英特尔的3-D三栅极晶体管结构提供了一种管理晶体管密度的方式。由于这些鳍状物本身是垂直的，晶体管也能更