EUV掩膜版清洗技术遭遇资金危机

本周在奥斯汀由美国半导体制造技术战略联盟(Sematech)牵头举办的表面制备与清洁技术大会(SPCC:Surface Preparation and Cleaning Conference)上,与会者纷纷表示EUV光刻技术的发展对EUV有关的量测技术以及掩膜清洁技术已经提出了更高的要求，因此需要考虑采用新的技术来处理EUV掩膜坯(mask blank:即尚未刻出图像的掩膜板坯)，以及EUV掩膜版（patterned mask：即已刻制出图像的掩膜板）上的颗粒沾污。



除了有关技术问题的讨论之外，各厂商在投资回报率方面的担忧也表现的比较明显。目前，只有少数半导体厂商愿意使用EUV光刻技术，因此参加此次SPCC会议的相关厂商普遍担忧用于开发新型掩膜清洁技术及其装置的资金投入恐怕会出现入不敷出的情况。

别的不说，光是供研究用EUV掩膜衬底的价格就高的惊人，一位厂商代表透露：“为了进行掩膜清洁技术的研究，单是购买一片EUV掩膜板衬底的资金就有可能达到10万美元。所以目前我们很纠结于如何获得足够的资金投资。”

Sematech组织的掩膜清洁技术工程师Aron Cepler表示，Sematech组织的EUV掩膜清洁技术研发小组目前获取试验用掩膜坯的方法是，从包括Sematech组织成员公司在内的各种来源处索取剩余不用的掩膜坯，不过通过如此途径获取的数量非常有限，而且报废的速度也很快。

由于市面上的EUV掩膜板厂商数量相对较少，加上EUV检测用装备价格又十分昂贵，因此要获取开发有关技术所需的资金，就必须通过与半导体芯片厂商联营合作的形式来取得。Sematech组织的高管David Chan在SPCC大会上公布了由Sematech领导的EUV掩膜基建财团(EUV Mask Infrastructure (EMI) consortium)在技术研发方面取得的一些进展，EMI财团成立的目的是开发EUV掩膜板用检测工具。目前Sematech在这方面的研究重点已经转向了与15nm半代制程以及8nm半代制程有关的研发。他表示：“我们需要使用无瑕疵的EUV掩膜板，但是如果你根本没有办法检测到这些瑕疵，制程技术的开发便无法进行。”

Sematech的目标是开发出一款名为AIMS的掩膜检查用工具。Chan表示：“AIMS项目取得了相当的进展，而有关的合作协议也已经进入正式签订的阶段。如果没有AIMS，那么要实现量产化的EUV解决方案是不可能的。而由于该项目的研发周期(约3年)较长，因此必须优先启动。”

另外，EMI组织还会分别为EUV掩膜坯和EUV掩膜板开发各自适用的检测装备，定于2013年启动的16nm节点制程上的EUV光刻技术中，必须使用这些掩膜板。

Chan还表示，必须马上开始研发尖端成像检测技术，并称这方面可以采用光化学类解决方案，也有可能采用包括电子束技术在内的其它解决方案。

另外，Sematech还组织了另一个负责研发多射束掩膜刻写技术的技术合作组织，Chan表示：“有关的项目正在讨论中且取得了不少进展。“

他还透露：”DRAM厂商希望能在2011年开始在试生产中启用EUV光刻技术。”

要满足国际半导体技术发展路线图(ITRS)对EUV光刻瑕疵率提出的既定要求，EUV掩膜清洁及颗粒沾污移除装置需要具备能将18nm尺寸的颗粒污染移除的能力。然而，现有的大视场检测工具只能检测出比30nm稍小尺寸的颗粒污染，为此，Sematech组织换用了视场较小的扫描电子显微技术来进行颗粒沾污的检测。


颗粒沾污移除前后的掩膜图像对比

Sematech组织的掩膜清洁技术工程师Aron Cepler在会上介绍了Sematech组织是如何通过调整颗粒沾污移除用电子束的剂量，来达到最佳颗粒沾污移除效率(particle removal efficiency (PRE))的方法.他透露，与颗粒的尺寸和成分相关，清洁颗粒沾污用的电子束曝光剂量存在一个临界值，在这个临界值以下，则无法成功移除这些颗粒沾污。

他还介绍了碳污染与SiO2/聚苯乙烯胶乳颗粒的附着性之间的关系。



他在会上表示，掩膜板上SiO2颗粒沾污的附着力可在8天的静置期内保持不变，而PSL颗粒沾污的附着力变化机制则有所不同。另外，会上还讨论了EUV掩膜版的保护层(capping layer)分别使用2.5nm厚度的钌材质保护层和2.5nm厚度TaNO保护层时颗粒沾污附着力的区别，研究结果显示TaNO材质保护层的颗粒沾污附着力更大。