明导国际扩大支持台积电Reference Flow 10.0

明导国际(Mentor Graphics)表示已经扩大台积电(TSMC) Reference Flow 10.0中包含的全套Mentor工具与技术，并在Mentor Custom IC设计流程产品中支持TSMC可相互操作制程设计套件(interoperable process design kit，iPDK)。
扩大后的Mentor套装支持复杂IC的先进功能验证、28nm IC的netlist-to-GDSII设计实现、与普遍使用的Calibre实体验证与DFM平台的更密切整合，还有具布局意识的测试故障诊断专属工 具。此外新上市的Mentor套装也以具备功能验证、IC设计实现与IC测试功能的Mentor工具满足低功耗设计需求。
Reference Flow 10.0 Mentor套装提供全新功能涵盖许多领域，包括业界首创TSMC Reference Flow、Olympus-SoC布局与绕线系统中的Mentor设计实现解决方案。就先进IC设计实现而言，Olympus-SoC系统拥有全新功能， 满足芯片上变异、28nm布局与低功耗设计需求：
˙先进阶段式OCV分析与优化──设定不同的阶段式OCV值，帮助减少悲观并实现更快速的设计收敛。
˙N28布局规则──为整个netlist-to-GDSII流程提供28nm支持，包括28nm透通半节点的支持。
˙断开电力范围的链接──以相同电压范围支持多重板面规画，使壅塞降到最低并减少阶层变更的需要。
˙UPF阶层式低功耗自动化──提供以UPF为基础、低功耗设计的由上而下和由下而上的支持，让设计人员拥有更大的弹性。
Olympus-SoC 与Calibre平台中的Design-for-Manufacturing功能已经扩大，并且更密切整合，可以解决28nm和以下的制造变异性问题：
˙曝光热点修正──使Olympus-SoC布局与绕线工具能够自动修正Calibre LFD?工具侦测到的曝光热点，提高良率。
˙ 快速汇聚DMx填充以供时机与ECOs使用──Olympus-SoC系统召唤Calibre CMPAnalyzer工具(配合TSMC的VCMP仿真器使用)，分析厚度变异对时机的影响。Olympus-SoC工具也支持阶层化、渐进增量与时机 导向的金属填充流程，大幅提高良率并减少悲观。
˙具备单元-索引意识的布局──分配更多空间给有不同脚位存取的单元，减少壅塞并加速绕线。
˙电子DFM──Calibre xRC与Calibre CMPAnalyzer产品整合，能够让仿真的厚度数据融入寄生撷取结果，带动精准的电路仿真。这也提供统计性寄生数据给Mentor Eldo电路仿真器，实现更高效率角落模拟与统计分析的解决方案。
此 外，Calibre nmDRC与Calibre nmLVS产品支持Reference Flow 10.0中套装(SIP)设计中的2D与3D系统签核(signoff)实体验证。Reference Flow 10.0包括TestKompress与YieldAssist产品中的新功能，实现更佳的缺陷侦测、有电力意识的测试与故障诊断：
˙嵌入式多重侦测ATPG──改善桥接缺线侦测，不增加模式尺寸或测试时间。
˙有布局意识的诊断──免除不实桥接/断线嫌疑，强化诊断分辨率，并奠定高效良率分析的基础。
˙低功耗ATPG──运用一致充填解压缩器与具备电力意识的既有频率闸控制，减少所有扫描测试阶段的电力。
Reference Flow 10.0也包括Questa与0-In平台的先进功能验证功能，实现更佳的复杂IC设计验证。包括：标准为基础的解决方案支持IEEE Std. 1801-2009? UPF与IEEE Std. 1800-2005? SystemVerilog；整合式低功耗仿真与正规功能，在设计流程的早期阶段验证先进的电源管理电路；跨电路的复杂频率范围静态与动态验证，以确保以 标准和低功耗模式正确运作。
另外Mentor Custom IC设计流程产品支持TSMC可相互操作制程设计套件(iPDK)。如此一来各个设计公司将不必受限于拥有专利格式的PDK，以选择同级最佳工具，例如 IC Station工具，而不必拖累专利的PDK档案，进而获致更短的设计时间和更有效的重复使用设计。
TSMC iPDK以Open Access数据库和数据模型为基础，并配备开放标准语言，以供脚本撰写与程序规划；包括完整的符号检视、参数化布局组件(parameterized layout cells)、参数运算(callbacks)与技术档案。这个方法确保PDKs在先进技术的时代也能迅速的被采用。