FD SOI与FinFET的先进节点之战
扫描二维码
随时随地手机看文章
“SOI技术高峰论坛”于2013年10月中旬在上海举办，重点讨论了FD SOI的现状和前景。中国科学院上海微系统与信息技术研究所所长、中国科学院院士、本次会议的联席主席王曦主持了论坛。
FD SOI的核心：满足智能手持设备的需求
FD SOI支持者们经常问的一个问题是：在不久的将来，什么工艺技术可以更好地满足诸如智能手机、平板电脑等超大市场规模智能手持设备应用的持续发展？这些应用呈现的趋势是价格下降、功耗下降而性能不断提高，相应地对内部使用的集成电路，尤其是超高集成度的IC，提出了相同的要求。
按照IBS主席和CEO Handel Jones在“SOI技术高峰论坛”上的阐述，几年前推出的FD SOI当时被忽略而现在开始被重视的主要原因就在于此：能更好的为智能手机等应用提供可持续性的技术支持。
他认为Intel16/14nm FinFET 与20nm体硅CMOS相比看不出明显面积降低。“该节点技术是否能成为主流技术可能会受到中国用户的影响，”在他分析完中国已成为移动电话、电脑、电视、数字相机的主要生产国后表示，“同时，未来的7nm和10nm技术可能更多地应用于高性能服务器等领域，而对于移动电话应用，FinFET不一定是28nm或者20nm 以下唯一的解决方案，更不一定是最好的解决方案。”
FD SOI的优势到底在哪里？
首先，从SOI的物理结构来看，其硅+绝缘层+硅衬底的形态决定了可以减小器件的寄生电容，减小漏电，从而降低功耗并提高器件的性能。
而FD SOI由于其顶层的硅层厚度减薄至5-10nm，进一步提高了整体的性能，但同时也增加了晶圆的制造难度。
其次，是制造成本。相对于上述的基本原理来讲，这一点更是业界所讨论的热门话题。
图1给出了基于体硅CMOS和FinFET工艺技术的每百万门的成本，清晰的呈现出若采用这些工艺，从20nm节点开始，成本开始出现不降反升的局面。这一点，已得到半导体产业链的广泛认同。
图1：体硅CMOS和FinFET成本分析图。
“FD SOI在28nm具有成本竞争性，而在20nm节点上则具有成本优势。”Jones总结到。
图2是28nm和20nm体硅HKMG和FD SOI，以及16/14nm FinFET晶圆制成品的成本分析：
图2：不同工艺节点两种工艺的晶圆制成品成本分析。
值得注意的是他在现场分析的另外5张晶圆制成品成本的细分图(图3、4、5、6、7)。FD SOI裸晶圆的成本由28nm至20nm一直保持在500美元/片，而体硅裸晶圆的成本尽管有微小变化，但价格基本稳定在128美元/片左右。
受惠于FD SOI仍然采用平面架构，随着时间的推移，其价格优势从设备折旧、维护等领域开始逐渐体现。这是FD SOI具备成本优势和持续发展性的关键所在。
图3：28nm FD SOI晶圆成本细分图，裸晶圆成本为500美元。
图4：28nm体硅金属栅极（BULK HKMG）CMOS晶圆成本细分图
成本、成本、还是成本
这成为本峰会讨论的热点之一。
业界的一种支持声音来源于FD SOI可以有效地延长被认为是主流节点的28nm平面工艺的生命周期。
“FD SOI晶圆的成本应该从目前的500美元/片降至380美元/片，甚至更低。”武汉新芯集成电路制造有限公司CEO杨士宁博士在其演讲中呼吁到。
而作为FD SOI晶圆的主要供应商之一的Soitec公司的全球商业战略开发高级副总裁Steve Longoria回应到：尽管受FD SOI超薄硅层的限制，降低该晶圆的价格有难度，但Soitec愿意与中国企业合作降低晶圆的成本。
从业界的角度看，FD SOI晶圆的制造难度受其硅层厚度一致性误差的严格要求，成本在短时间内实现大幅下降挑战巨大，但同样重要的另一个因素是对FD SOI晶圆的需求量，量大则会带动晶圆成本的下降。
“工艺技术在不断发展，对于更先进的节点，现在我们并不确定在某一节点上技术会如何发展，而当我们更关注成本和性能时就需要新的思路。对于移动手机等应用，从功耗和成本上看，需要FD SOI技术。”IBS的Jones一直在坚持他的观点。
图5：20nm FD SOI晶圆成本细分图
图6：20nm体硅金属栅极（BULK HKMG）CMOS晶圆成本细分图
FD SOI和FinFET的关系
“我认为其是互补关系，”IBM是SOI技术的主要倡导者之一，该公司首席技术专家Rama Divakaruni明确表示，“工艺发展路线图很重要的一个因素是价格，但在这方面，通常经过2、3年的争论后必定平稳，但我们必须要有一些预测，也许有风险。一些破坏性的创新通常在下一个10年中取得重大进展。”
但他同时也承认在与一些代工厂的沟通中，部分企业没有足够的资源同时做两个工艺。从这个角度上看，竞争关系应该更准确。
[!--empirenews.page--]
图7：16/14nm FINFET晶圆成本细分图
3D时代的可持续性？
那么，当工艺节点不得不走入3D时代时，FD SOI是否又具有可持续发展性？
图8是Divakaruni演示的一张分别采用体硅绝缘层和氧化绝缘层的示意图。很明显地，氧化绝缘层架构更加完整地呈现出矩形的结构，也就是说，更能发挥出3D半导体架构的性能优势。
图8：不同绝缘层的结构图分析。
这种架构可以延伸到包括14nm、10nm和7nm的SOI FinFET路线图，尽管他们目前基本还处于预研阶段。
IBM的研究结果证实了SOI FinFET至少可延伸至7nm节点，而EUV将成为7nm节点的更大挑战。
“FD SOI的一个显著的优势在于它可以以很低的风险将平面制造工艺由28nm延长至14nm节点甚至10nm。”Soitec的Longoria说，“FinFET结构将从FD SOI衬底获得益处。”从他的观点来看，采用FD SOI技术，业界就不需要太过匆忙地转向3D架构。
来自SEH先进晶圆技术和发展部常务副总经理Nobuhiko Noto则分享了SOI晶圆硅层厚度一致性误差的变化图（图9）。
图中显示，当进入到Fin SOI时代，其制造误差余量将为±1.5nm，大大优于FD SOI时代的±0.5nm。也就是说，晶圆制造的难度会有所降低。
图9：SOI晶圆硅层厚度余量的变化。
中国代工业的机遇？
这实际上是本次高峰论坛的核心。
STMicroelectronics是全面采用FD SOI工艺的代表企业，其部分产品也通过GlobalFoundries采用FD SOI工艺代工，生产面向移动电话应用的微处理器等产品。业界普遍认为也正是因为这点，使该公司具备了发展其业务的核心点。该公司的代表认为工艺由2D不得不转至3D的节点应该在7nm，而在14nm和10nm，平面工艺仍会继续存在。
戴伟民博士，芯原股份有限公司董事长兼总裁，本次会议的联席主席主持了圆桌论坛环节。该公司也是“SOI技术高峰论坛”的三家主办单位之一，另两家分别是SOI产业联盟和中国科学院上海微系统与信息技术研究所。
作为本土代工企业的代表，中芯国际（SMIC）的举动一定会在公众的视线之中。“我们最近进行了4个月有关SOI技术的比较，在28nm和20nm上与IBS分享的数据相近，”中芯国际技术研发执行副总裁李序武表示，“FD SOI是具有发展潜力的技术。突破点在于用户是否接受？另一个问题是IP。成本和可制造性我们更加关注。”
“FD SOI的发展不仅仅只关于性能、功耗，还涉及到资本市场，因为还具有一定的风险性。如果SMIC开发FD SOI工艺，也需要本土Fabless厂商同等的承诺，承担一定的风险，”他说到，“SMIC并不是一定要先得到合同，也可以提前行动。”
来自中国科学院微电子研究所的闫江则抛出了另一个问题和答案。“谁会先行动？第三方会先行动。这是个复杂的项目，对于中国来说是个很好的项目，因为我们在这上需要冒险，”他陈述到，“谁是第三方？中央政府或是地方政府。”
魏少军教授，中国半导体01项目组组长、中国半导体设计分会理事长，是参与本高峰论坛的重量级嘉宾之一。
“应该从用户的角度上来看这个问题。目前，国内Fabless对工艺的支持不够，受境外的影响较大。Intel开发FinFET用了18年，目前看有3至4个季度的延迟，到时FinFET的产能有限，”他强调到，“5年内国内Fabless可能难获得先进FinFET节点产能。同时，晶圆厂应该教育Fabless，提供先进的技术。”
他并没有直接参与到圆桌论坛中，但现场向来自海思、大唐等与会IC设计公司代表发问：“什么是风险？是到时有些代工厂无法支持你们所需要的产能。”
来自SOI联盟的执行董事、本次会议的联席主席Horacio Mendez更像是给与会者吃定心丸。“我们需要差异化，但又不能太冒风险。STMicroelectronics的技术突破使FD SOI的应用更加成熟。”他说到，“目前，来自全球的三个主要SOI晶圆供应商可提供100万片晶圆，在一年内可增加至200万片，供应上没有问题。”
FD SOI是否会成为中国代工业的重大机遇？暂时还没有答案。如何营造中国FD SOI生态链将决定其发展命运。
“FD SOI与FinFET并不对立。FD SOI是2D 全耗尽技术而FinFET是3D全耗尽技术。ST已经证明了FD SOI 28nm在智能手机应用处理器上与体硅CMOS 20nm 相比在性能和功耗上的优势，以及FD SOI 14nm在今后两年内的可行性。IBM也展示了FinFET on SOI 与FinFET on bulk相比在成本上的优势。FD SOI将为FinFET on SOI开道铺路。FD SOI和FinFET on SOI可能会成为中国芯片代工业和智能手机/平板电脑产业弯道超车的历史机遇。”这是戴伟民的观点。
下载文档
