当前位置:首页 > 消费电子 > 消费电子
[导读]赛灵思Virtex-7SSI技术赛灵思(Xilinx)以堆叠式矽晶封装互连技术(Stacked Silicon Interconnect Technology, SSIT)为基础,推出现场可程式逻辑闸阵列(FPGA)系列--Virtex-7 2000。过去一年半,赛灵思不断主打其各种不同

赛灵思Virtex-7SSI技术
赛灵思(Xilinx)以堆叠式矽晶封装互连技术(Stacked Silicon Interconnect Technology, SSIT)为基础,推出现场可程式逻辑闸阵列(FPGA)系列--Virtex-7 2000。过去一年半,赛灵思不断主打其各种不同FPGA处理器频宽及低耗电量的效能表现。

Virtex-7 2000T模组封装外表大小约为45×45平方毫米(mm2)的一千两百球栅阵列封装(Ball Grid Array, BGA)。一个以65奈米(nm)互补式金属氧化物半导体(CMOS)设计规则构想出的三维(3D)被动矽中介层,以覆晶(Flip-chip)技术放置在有机BGA基板上,再以热回流焊接(Thermal Solder Reflow)固定。

这个3D中介层共包含四层厚达100微米(μm)的平面金属层,三层为有颗粒花纹的铜及一层铝,以铜完全覆盖直径约10~12微米的导通孔,预估中介层的大小大概接近10平方公分。在中介层之上是俗称为“切片(Slices)”的28奈米CMOS,包含可替换的数位讯号处理器(DSP)、记忆体、可程式逻辑列,以及串列器/解串列器( SerDes)介面区块,预估每片的表面区域大概是200平方毫米,为异质整合的形式,意即将各种不同功能的积体电路(IC)组装于同一个基板上。

Virtex-7 2000T采用的是矽基板,以覆晶技术将IC与中介层贴合,在两个连续凸块间,以最小为45毫米的高度覆合铜锡合金微凸块,再以高度精密的热压焊进行焊接制程。如同其他较大型的晶片一样,Virtex-7 2000也须在封装的最上方覆上散热片(图1)。 

矽中介层制造商渐增 2.5D<strong><strong>芯片</strong></strong>成本将下滑

图1 Virtex-7 2000T跨部分及整个模组的概要图示

中介层生产成本居高不下

Yole Developpement预测此一中介层的量产良率达95%,而组装良率高达99%;通常组装良率都比较高,但Yole分析良率时也已将整个模组的复杂性及五个高精密覆晶的焊接步骤列入考量。Yole预测生产此一矽中介层的代工厂是已折旧的CMOS 65奈米制程工厂,也就是台积电七厂。

Yole Developpement不认为台积电在2012年会生产超过一万片直径300毫米的中介层晶圆,预计矽穿孔(Through Silicon Via, TSV)相关的制造设备将无法摊销,但重分布层(Redistribution Layer)则可随着设备的折旧而完成摊提。矽穿孔相关的设备包含通孔蚀刻制程用的深反应离子蚀刻(Deep Reactive Ion Etching, DRIE)、填满通孔之镀铜制程、晶圆键合与剥离、矽穿孔露出作业之晶圆薄化。

Yole Developpement以矽穿孔成本计算工具及成本模型来推测矽中介层的生产成本,在2012年平均每片中介层晶圆的总制造成本是683元美元,其中61%是设备成本的摊销,21 %是材料、耗材(气体及化学品)、能源及水的成本,11%为裸晶圆(矽晶圆及焊接载体),5%为产出亏损,以及2%的人力成本。看起来矽穿孔相关的制程步骤占整体制造成本的四分之三,但当未来相关的设备开始折旧后,这些成本的比例也将逐渐下降。

Yole Developpement预测台积电一开始将会大幅提高中介层晶圆的利润比例(60%),预计2012年底时每片晶圆的价格约为1,700美元,也就是每个中介层单价最高达30美元左右。

初期封装成本亦不低

封装基板为4+2+4的覆晶有机BGA嵌入式基板,预测基板业者订定的售价约落在每片17美元,整体组装的成本大约是2美元,且有60%以上会有1 %的组装产出亏损。

Virtex-7模组的CMOS矽区块可能高达125美元,预测用在CMOS晶粒及矽中介层间的非导电性黏着剂(Non-Conductive Paste, NCP)将构成整体组装成本的四分之一。假设封测代工厂(OSAT)艾克尔(Amkor)的组装及封装服务利润为30%,那么赛灵思就可能必须付出接近3美元的成本于基板/中介层/CMOS晶粒堆的组装,以及额外的3美元成本用于俗称为CMOS FPGA切片的铜凸块。

若要发展一款FPGA可编程逻辑闸数目与Virtex-7相比拟,但功耗较高、处理频宽较小的新解决方案,至少需要两颗单独晶粒的封装,而这些晶粒可能会比Virtex-7 SSIT解决方案中200平方毫米的FPGA切片大上两倍。

众所皆知,晶粒尺寸越大良率就越糟糕。所以,新的SSIT解决方案一方面使用可能会相当昂贵的矽中介层,另一方面要实现等同闸数的“标准”解决方案又需要两个封装而非一个,再加上CMOS晶圆厂前端制程良率还有问题。因此,整体而言,估计到今年底时,这两种解决方案的成本约不相上下,但Virtex-7 2000 T 的新SSIT解决方案应该会具有较明确的效能优势。

晶圆代工厂分食中介层大饼

2012年台积电开始替赛灵思量产后,预计未来会吸引越来越多晶圆代工业者制造矽中介层晶圆,这将扩大整体经济规模,并摊销矽穿孔相关高昂设备成本,因此Yole Developpement以台积电的矽中介层的合理成长幅度,推测未来SSIT解决方案的价格下降曲线。

未来台积电的竞争者很可能开始争食中介层这块大饼,将逐渐侵蚀利润比例,图2为上述两个解决方案的预测价格比较,Yole认为未来五年赛灵思的SSIT以矽为主的技术将有大幅降价的潜力,且将远超过标准的单晶粒封装解决方案。

 矽中介层制造商渐增 2.5D<strong><strong>芯片</strong></strong>成本将下滑

center>图2 赛灵思SSI解决方案及替代性解决方案预测价格比较

赛灵思的SSIT矽中介层模组看起来不仅仅是有噱头的高效能展示而已,根据Yole Developpement模拟,该模组高度符合成本效益,而且跟低效能的解决方案相比还相当具有成本竞争力。

目前赛灵思的解决方案单位定价是500美元以上,实际上量产的价格可能落在600至800美元左右,确实相当高阶且昂贵,但姑且不管那些与未来CMOS节点替代性发展的比较,其实矽中介层不仅可以提供高阶数位应用高效能的表现,实际上也不如印象中的昂贵。(责编:陶圆秀)[!--empirenews.page--]

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

据思特威销售总监宗翔(Will Zong)介绍:“全局快门的传感器,会分为全局快门和卷帘快门两种技术。全局快门的产品,参数上帧率会达到120帧,或者240帧甚至更高,卷帘快门一般做一些监控类应用的话,帧率只有30帧,全局...

关键字: 全局快门 思特威 CMOS 图像传感器 SC038HGS

5月15日消息,谷歌在其2024年I/O开发者大会上宣布了一项名为“AI Overviews(AI概览)”的新搜索体验功能。

关键字: 谷歌 AI 芯片 半导体

5月15日消息,谷歌在I/O大会上发布了第六代TPU芯片Trillium,并透露能够在明年初用上英伟达最新的Blackwell架构GPU。

关键字: 谷歌 AI 芯片 半导体

《芯片与科学法案》(CHIPS)为美国芯片研究、开发、制造和劳动力发展提供了527亿美元的资助。

关键字: 美国芯片法案 芯片与科学法案 芯片

据消息源 jasonwill101 透露,高通公司目前正在重新设计骁龙 8 Gen 4 处理器,新的目标频率为 4.26GHz,这一变化主要是为了应对苹果 M4 / A18 / Pro 处理器。

关键字: 高通 骁龙 8 Gen 4 芯片

业内消息,近日美国麦肯锡公司的一份报告强调了芯片行业的劳动力挑战,在美国寻求吸引更多技术工人从事半导体制造之际,许多现有员工正在重新考虑是否要留下来。

关键字: 芯片

现在市面上还不存在一种方便实验人员选取芯片,以及方便管理人员对芯片进行智能化管理的芯片柜,为此希望通过研发这款智能芯片柜,来解决以上问题。​

关键字: 单片机 芯片

5月11日消息,Arrow Lake、Lunar Lake还没有发布,Intel再下一代处理器Panther Lake的消息就传出来了,CPU方面没啥惊喜,GPU又一次要飞跃。

关键字: GPU CPU 芯片

5月9日消息,DRAM内存芯片和内存条、NAND闪存和SSD硬盘正在新一轮的上涨周期中加速狂奔,集邦咨询在最新报告中大幅上调了二季度的价格涨幅预期,尤其是内存。

关键字: SSD 存储芯片 芯片 英伟达

5月9日消息,由Google DeepMind与Isomorphic Labs联合研发的新一代人工智能模型AlphaFold 3,登上了权威科学期刊Nature。

关键字: 谷歌 AI 芯片 半导体
关闭
关闭