当前位置:首页 > 消费电子 > 消费电子
[导读]全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司和可编程逻辑行业领导者Xilinx公司(纳斯达克股票市场代码:XLNX),日前宣布推出《基于FPGA的原型方法手册》一书(FPMM),这是一本


全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司和可编程逻辑行业领导者Xilinx公司(纳斯达克股票市场代码:XLNX),日前宣布推出《基于FPGA的原型方法手册》一书(FPMM),这是一本以FPGA为平台进行系统级芯片(SoC)开发的实用指南。这本手册凝结了来自BBC研发、Design of System on Silicon S.A. (DS2) 、飞思卡尔半导体、LSI、NVIDIA、意法半导体和德州仪器公司工程师团队的宝贵设计和验证专业知识,他们已经成功地采用基于FPGA的原型技术来加速复杂 ASIC和SoC开发项目。
FPMM的作者为来自Synopsys的Doug Amos和Rene Richter,以及Xilinx公司的Austin Lesea,他们都是FPGA技术和采用FPGA进行原型设计方面的专家。鉴于SoC设计通常被创建用于ASIC的技术实现, 因此这就为在一个或多个FPGA器件上进行实施提出了具体的挑战。作者们意识到了这点,因此编写了这本不仅能帮助原型技术新手,而且能帮助富有经验的团队和项目领导者的独特的参考指南。FPMM除了从通过组建定制板进行虚拟原型到购买完整的原型系统对原型技术选择范围进行全面评述外,还概括出一种叫做“为原型设计”(Design-for-Prototyping)的方法。该方法为原型设计将基于FPGA的原型无缝集成到ASIC/SoC项目上,这样设计能够更加容易地进行实现,从而能够最早地向终端用户提供产品。通过连接到虚拟原型这样的系统级工具,这种方法为更早期的软件开发和项目进行首次软硬件集成时的关键后期阶段时提供了更高生产效能。
“FPMM将会成为ASIC设计师和原型设计师的宝贵资源,因为它是业界将大量信息收集成册、并且对在FPGA硬件上成功实现ASIC设计原型所面临的挑战和解决方案做出概述的首次尝试,。” Xilinx公司全球营销和业务拓展高级副总裁Vincent Ratford说:“由于Xilinx? Virtex? FPGA器件的高逻辑容量,它们一直被广泛用于ASIC原型构建。我们希望我们的28nm Virtex-7产品系列中的200万逻辑单元将会延续这种趋势。”
“Synopsys长期以来一直在出版各种方法手册,它们被设计师广泛采用并帮助他们变得更加高效。Synopsys和Xilinx之间的合作,以及在原型技术方面多位知名行业领导者的贡献,使人们有可能从FPMM中获得最佳的方法,从而为其他使用者从中学习经验铺平了道路和有助于加速系统验证。”Synopsys市场营销和战略开发高级副总裁John Chilton说。
本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

Vivado看静态时序先盯WNS/WHS:WNS负是建立不够、数据没在捕获沿前稳;WHS负是保持不够、数据变太快。先别急着降频,按“时钟定义准—IO边界准—CDC隔离—关键路径改造”四步收。约束顺序建议主时钟、生成时钟、...

关键字: 主时钟 Xilinx XDC例外

在Xilinx FPGA开发中,Vivado HLS(High-Level Synthesis) 是把C/C++/SystemC算法“翻译”成RTL(Verilog/VHDL)并封装为可重用IP核的利器。相比手写RTL,...

关键字: Vivado FPGA Xilinx

在FPGA设计中,Block RAM(BRAM)是存储数据的核心单元。但很多开发者常陷入两个误区:一是上电后BRAM内容不确定,导致仿真与实测不一致;二是双口读写同一地址时,误以为数据会自动“排队”。本文将详解COE/M...

关键字: Xilinx FPGA设计

在FPGA设计中,时序违例如同隐藏的定时炸弹,轻则导致功能异常,重则引发系统崩溃。本文以Xilinx和Intel FPGA为平台,结合实战案例,解析关键路径分析与流水线优化技术,助你彻底告别时序违例。

关键字: 时序违例 Xilinx FPGA

Xilinx Versal自适应计算加速平台(ACAP)作为7nm工艺的里程碑式产品,其AI Engine阵列与可编程逻辑(PL)、标量引擎(PS)的深度融合,为AI推理、5G信号处理等场景提供了突破性的性能提升。本文聚...

关键字: Xilinx AI Engine 阵列编程

基于Verilog的FPGA设计中,Xilinx综合工具的参数设置直接影响逻辑优化的效果。通过合理配置XST、Vivado等工具的属性,结合流水线设计、资源复用等优化策略,可显著提升设计性能。本文结合Xilinx官方文档...

关键字: Xilinx Verilog

北京 2025年7月16日 /美通社/ -- 亚马逊云科技日前宣布推出Kiro预览版,一款专为AI Agent打造的集成开发环境(agentic IDE),通过简化的开发体验,帮助开发者高效实现从概念构想到生产部署的全...

关键字: IDE 亚马逊 原型设计 TI

在嵌入式开发领域,工具链的生态竞争直接影响开发效率与产品竞争力。德州仪器(TI)的Code Composer Studio(CCS)与赛灵思(Xilinx)的Vitis作为两大主流平台,分别在DSP与FPGA/SoC开发...

关键字: TI Xilinx

Serial RapidIO(SRIO)是一种高性能、低引脚数、基于数据包交换的互连技术,专为满足未来高性能嵌入式系统的需求而设计。它由Motorola和Mercury等公司率先倡导,旨在为嵌入式系统提供可靠的、高性能的...

关键字: SRIO Xilinx

随着Altera,Xilinx两家FPGA巨头陆续被收购,FPGA的未来似乎已经与数据中心、AI等超大规模应用绑定。

关键字: Altera Xilinx
关闭