不稳定性问题：芯片设计师的下一个难题

过去，多样化问题即使在最坏的情况下也不是最让设计师头疼的问题，在情况好的时候偶尔还可能促进变化的发生。如今，它已经逐渐开始像久治不愈的偏头痛一样困扰着设计师们了。
在波动等于和大于65纳米时当芯片尺寸缩小至65纳米甚至更小时，不稳定性就会影响从功率到讯号完整性的所有方面。许多波动都不达到和超过90毫微米，这时不必忧虑，它们在处理器上呈现出一个全新的尺度。单个原子能够在处理器上发生变化，它也正是在此发生变化的。
Intel公司首席技术官JustinRattner称，“几何形状收缩时，不稳定性也就随之增加。”“漏电率增加增长5至10倍，频率变化范围大约30%。”
他继续说道，原子的误差能够改变裸片的特性。但是，要预测不稳定性将在哪里出现，产生什么样的效果就更不容易了。Rattner指出，预测图表上画出来的可能不是清晰的线条，而是比较模糊的点，且预测到的不是一个确定结果，而是一种可能。Synopsys公司的首席技术官RaulCamposano称，不稳定性问题在设计和生产中总是存在的。他还说，几何形状较大的话，这种问题处理起来会容易得多。Camposano表示，“从动力学角度来看，我们要处理电压的波动，温度的升降以及噪音的变化所带来的问题。”“电压越小，噪音的变化范围就越小。在波动为250纳米时不必针对噪音做实时性分析，当波动达到65和90纳米时就必须对它进行实时监控了。”
然而，麻烦不仅仅是这些，他称，在从光刻技术到化学机械研磨再到应力应变的整个处理过程中，不稳定性无处不在。应力应变能改变芯片的电力电子特性。
这位首席技术官还说，测试就逐渐成为设计过程的必须的一部分了。速度测试是在设计时被最先应用的测试方法之一，随后将引入用来测试芯片的一系列函数变化的参数测试。
Camposano透露，“在EDA技术中，实时性测试是目前常规的测试方法。”“我们需要更好更精确的模具，那样的话，就能顺利进行统计性实时测试和统计优化了。”业内预测，明年统计性实时测试将成为主流，它主要利用各种可能性将不稳定性产生的影响最小化。IMB公司已经开始利用统计测试能力来处理不稳定性问题。其他EDA技术买家也将效仿IBM公司，他们将在今年夏季的设计动化会议（DesignAutomationConference）上作出声明。
这些设备和技术可能对减少稳定性有所帮助，但却一点也不能减少先进处理器芯片的难度和最终成本。未来十年都会按摩尔定律发展，但设计生产芯片的成本将继续成比例增长。
转自www.ednchina.com